多核处理器内部核间通信研究

摘要

随着计算机的广泛应用，人们对于处理器的性能要求越来越高。传统的单核处理器仅仅依靠提高处理器的时钟频率的做法已经无法满足需求了，单芯片多核处理器（CMP）技术也就应运而生。它相比于单核单芯片处理器有控制逻辑简单、设计和验证周期短、并行处理、积木式升级、低功耗、低通信延迟等优点。多核处理器目前已经取代了单核处理器成为市场上的处理器的主流产品。
　　多核处理器内的多个核并不是简单地相连。多核处理器内部的互联架构的研究近年来已在国内外广泛开展。本文详细分析了多核处理器发展现状及趋势，目前多核处理器内部现有的通信架构的优缺点以及它们各自的适用场合。本文针对小核模式的多核处理器提出了一种CMC总线架构。CMC总线架构的设计目标是实现总线只需一根握手信号线，简单的硬件逻辑，软件上提供必要的控制接口。
　　本文设计出一种多核处理器的架构，该架构既适用于同构多核处理器又适用于异构多核处理器。运用该架构的多核处理器每个核处理的任务可以在很小、很专一。多核处理器内部多个核的互联总线包括有外总线、长总线、短总线。长、短总线在多核处理器内分别有各自不同的功能，长、短总线都采用CMC总线架构。
　　整个CMC总线架构采用Verilog硬件描述语言编写实现，把多核处理器内部的各个核有机的结合在一起。利用Modelsim SE软件仿真验证多核处理器内部核间长、短总线的读写，并在Quartus II编程环境上进行了综合和布局布线，把固件下载到了Altera的型号为Stratix II的FPGA中，然后把验证的结果和设计的要求进行了比较，判断其功能是否达到了预期的设计目标，证明该核间通信架构的可行性。该内部核间通信结构的多核处理器的研究为后续的相关产品开发和设计奠定了坚实的基础。

目录

封面

声明

中文摘要

英文摘要

目录

第1章 绪 论

1.1 课题研究的背景

1.2 本文设计目标

1.3 文章组织结构

1.4 本章小结

第2章 多核处理器概述

2.1 多核处理器国内外发展现状

2.2 众核处理器的出现

2.3 多核处理器核间通信技术发展现状

2.4 本章小结

第3章 多核处理器核间通信体系结构

3.1 多核处理器片上通信面临的问题

3.2 多核处理器通信架构特点介绍

3.3 本章小结

第4章 基于CMC总线的多核处理器架构

4.1 CMC总线的提出

4.2基于CMC总线的多核处理器结构设计

4.3 CMC总线的工作原理

4.4 CMC总线设计的特点

4.5本章小结

第5章 CMC总线的编程实现

5.1 FPGA的介绍

5.2 编程实现开发环境QuartusII介绍

5.3 CMC总线的各模块Verilog语言实现

5.4 CMC总线硬件资源占用

5.5 CMC总线状态机的使用

5.6 实现CMC总线的RTL视图

5.7 本章小结

第6章 异构多核处理器的编程实现

6.1 仿真工具Modelsim SE简介

6.2 多核处理器邻核之间短总线验证仿真工具

6.3 多核处理器多核之间长总线验证

6.4 多核处理器多个核同时读写验证

6.5 本章小结

结论

参考文献

攻读硕士学位期间发表的论文和取得的科研成果

致谢