H.264编码关键模块并行算法设计及其在CUDA上的实现

摘要

视觉是人类获取信息的主要途径。视频作为视觉信息的载体，其数据量大，难于传输和存储，因此开发高效的视频编解码算法一直是学术界和工业界的关注点。从第一代视频编码标准H.261到H.264及现在的高效视频编码(HEVC)，学者和工程师们不断的优化设计各种编解码算法，期望以更小的计算复杂度达到更高的压缩效率。H.264优秀的视频压缩效果以及良好的网络适应性使其成为应用最为广泛的视频编解码协议，但H.264优越的编码性能以计算复杂度的大幅度提高为代价，于是如何提高H.264编码计算效率成为研究的热点问题。
　　现代计算机正在朝着多核、众核的方向发展，基于多核、众核的并行计算以及并行算法设计也是方兴未艾。GPU是一种众核处理器，原来用作图形渲染，近些年来也被广泛的应用于通用并行计算。2007年英伟达公司推出了计算统一设备架构(CUDA)以及与之配套的CUDA-C程序设计语言，推动了GPU并行计算的发展。
　　将视频编码算法映射到GPU上实现已经成为提高H.264编码算法计算效率的一个重要方向，如何设计适合GPU的H.264并行编码算法成为问题的关键所在。本文在研读H.264协议和串行编码算法的基础上，充分挖掘GPU的众核计算能力，完成了H.264中若干关键模块的并行算法设计与实现，其中包括:为树状结构运动估计设计一种全并行运动估计算法;为H.264关键模块P帧设计了并行计算帧间预测和帧内预测的梯状并行运动估计算法;为H.264中B帧预测设计了并行计算前向预测和后向预测的B帧预测并行算法;为H.264并行视频编码器关键模块码率控制设计了适合于CABAC熵编码的码率控制算法。本文设计的所有并行编码算法均在GPU上通过CUDA编程进行了实现，并进行了大量的实验。实验表明本文所设计和实现的并行算法能够在保持视频重建质量的前提下大幅提高H.264并行编码器的计算效率，能够实现对1080p视频的实时编码。