基于FPGA的雷达信号预处理器的设计

摘要

随着我国国民经济的快速增长和对内对外贸易量的不断增大，海上交通运输更加繁盛。雷达信号处理技术是航海雷达探测海上目标的关键技术，它对安全和高效率的海上运输起到至关重要的作用。雷达信号预处理系统主要负责对雷达回波信号的采集以及一系列的杂波处理。它对实时性的要求非常高。超大规模集成电路技术的发展，特别是大规模可编程逻辑器件的出现，为雷达信号的数字化处理带来了新的突破。
　　 本课题来源于交通部科技项目“航海雷达中频信号数字处理方法的研究”。针对雷达信号处理高速性和实时性的要求，本课题在FPGA中设计实现了一个数字化的雷达信号预处理器。基于FPGA实时处理数据的能力强的特点，可以突破以前在雷达信号处理的过程中数据采集速度和数据处理速度不能匹配的瓶颈。本文中所设计的系统是在高采样率下工作的。通过Verilog HDL语言对系统进行实现，从而可以对处理过程实现灵活控制，大大提高了设计的灵活性、兼容性和可升级能力，缩短了研发周期。
　　 本文论述了系统硬件平台设计的关键技术，重点研究了雷达信号恒虚警率处理的设计，并深入探讨了其在FPGA中优化设计的问题，最后进行了实验测试和分析并总结了该课题的研究成果。实验结果表明，基于高性能FPGA的通用硬件处理平台，采用优化的CFAR处理方法设计，大大提高了雷达杂波处理的速度和精度，实现了基于FPGA的雷达信号预处理系统。
　　 在具体的设计过程中，利用Synplify Pro综合工具、ModelSim仿真工具、ISE集成的软件开发环境中对各个功能模块进行综合优化、仿真验证以及下载实现。各项数据结果表明，本课题中所设计的雷达信号预处理器满足预期设计目标。

目录

文摘

英文文摘

声明

第1章绪论

1.1课题的提出与意义

1.2课题研究的现状及相关技术的发展

1.2.1雷达信号处理的研究现状

1.2.2恒虚警率处理的研究状况

1.2.3 FPGA的现状与功能特点

1.3课题的研究内容及研究成果

1.4论文的结构安排

第2章 雷达杂波和恒虚警率处理方法的研究

2.1雷达杂波分析

2.1.1雷达杂波的类型

2.1.2雷达杂波的统计特性及数学模型

2.1.3海杂波幅值分布模型的比较及选择

2.2恒虚警率处理

2.2.1慢门限恒虚警率处理

2.2.2快门限恒虚警率处理

2.2.3恒虚警率检测器类型的选用

第3章 基于FPGA的雷达信号预处理器的设计

3.1整体方案设计

3.1.1方案实现的功能及其整体设计

3.1.2系统的信息处理量及存储量分析

3.2硬件开发平台

3.3软件开发平台

3.3.1 ISE功能简介

3.3.2 IP核的使用

3.4系统的功能分析

3.4.1雷达信号的分析

3.4.2 FPGA内部控制模块的功能

第4章 接口的设计与FPGA各个功能模块的实现仿真

4.1接口电路的设计

4.2时钟控制模块的设计与仿真

4.2.1时钟控制模块的分析

4.2.2时钟控制模块的仿真

4.3单元合并模块的设计与仿真

4.3.1合并模块的原理分析

4.3.2合并模块的设计

4.4方位计数模块的设计与仿真

4.4.1方位计数模块的分析

4.4.2方位计数模块的设计

4.4.3方位计数模块的仿真

4.5视频的缓存与传输的设计与仿真

4.5.1视频与方位信号的合并

4.5.2雷达信号格式的转换

4.5.3雷达信号的传输

4.6雷达信号恒虚警率处理的设计与实现

4.6.1 CFAR检测器设计的优化

4.6.2 ML类CFAR检测器的实现

4.7相关处理的实现

4.7.1设计方法

4.7.2相关处理模块的综合

4.8雷达信号预处理器的顶层设计

4.9硬件实现

第5章 结束语

参考文献

致 谢

研究生履历