声明
摘要
第一章 绪论
1.1 研究背景及意义
1.2 国内外研究状况
1.3 本文的主要工作
第二章 船舶导航雷达信号处理机总体方案
2.1 船舶导航雷达基本工作原理
2.2 船舶导航雷达信号处理机设计分析
2.3 系统总体方案设计
2.3.1 系统工作流程
2.3.2 系统结构框图
2.3.3 系统主要技术指标
2.3.4 关键器件选型
第三章 船舶导航雷达信号处理机硬件设计
3.1 船舶导航雷达信号处理机硬件结构
3.2 A/D采样模数转换电路设计
3.3 雷达信号处理FPGA模块电路设计
3.3.1 配置电路
3.3.2 PLL和IO供电电路
3.3.3 时钟电路
3.3.4 外接存储器电路
3.3.5 以太网控制电路
3.4 雷达信号处理DSP模块电路设计
3.4.1 复位电路
3.4.2 外扩FLASH存储器和SDRAM存储器电路
3.4.3 时钟电路
3.4.4 JTAG仿真接口电路
3.4.5 DSP与FPGA通信接口电路
3.5 电源模块设计
3.6 电路板PCB设计与基本测试
3.6.1 多层PCB板的设置
3.6.2 电路板电气设计
3.6.3 电路板基本测试
第四章 船舶导航雷达信号处理相关理论论证
4.1 中频信号数字化接收处理
4.1.1 中频数字化系统基本结构
4.1.2 带通信号采样定理
4.1.3 数字混频正交变换
4.1.4 数字低通滤波器
4.1.5 整数倍抽取
4.2 雷达同频干扰抑制
4.2.1 同频干扰的概念
4.2.2 同频干扰信号的特征
4.2.3 同频干扰抑制处理
4.3 雷达回波脉冲积累理论
第五章 船舶导航雷达信号处理机软件设计
5.1 船舶导航雷达信号处理机软件结构
5.2 基于FPGA的信号采样控制
5.3 基于FPGA的DDC设计‘实观
5.3.1 NCO的设计
5.3.2 数字混频的实现
5.3.3 FIR滤波器的实现
5.3.4 CIC抽取滤波器实现
5.3.5 CIC补偿滤波器实现
5.3.6 雷达回波幅值和相位信息提取
5.4 基于FPGA的雷达同频干扰抑制实现
5.4.1 数据存储模块
5.4.2 卷积计算模块
5.4.3 干扰抑制模块
5.5 基于FPGA的雷达脉冲积累实现
5.6 基于FPGA的以太网通信实现
5.7 DSP与FPGA的通信实现
第六章 系统测试与分析
6.1 算法模块的仿真验证
6.2 系统各功能模块实测
6.2.1 AD采样测试
6.2.2 以太网通信实验
6.2.3 DSP与FPGA通信实验
6.3 船舶导航雷达整机测试
6.4 系统资源占用分析
总结与展望
参考文献
致谢
作者简介
附录