基于DSP+FPGA的数字电视条件接收系统设计

摘要

本论文以数字电视条件接收系统为研究对象，系统硬件设计以DSP和FPGA为实现平台，采用以DSP实现其加密算法、以FPGA实现其外围电路，对数字电视条件接收系统进行设计。
　　 首先根据数字电视条件接收系统的原理及其软硬分离的发展趋势，提出采用DSP+FPGA结构的设计方式，将ECC与AES加密算法应用于SK与CW的加密；根据其原理对系统进行总体设计，同时对系统各部分的硬件原理图进行详细设计，并进行PCB设计。
　　 其次采用从上而下的设计方式，对FPGA实现的逻辑功能划分为各个功能模块，然后再对各个模块进行设计、仿真。采用Quartus Ⅱ7.2软件对FPGA实现的逻辑功能进行设计、仿真。仿真结果表明：基于通用加扰算法(CSA)的加扰器模块，满足TS流加扰要求；块加密模块的最高时钟频率达到229.89MHz，流加密模块的最高时钟频率达到331.27MHz，对于实际的码流来说，具有比较大的时序裕量；DSP接口模块满足ADSP BF-535的读写时序；包处理模块实现对加密后数据的包处理。
　　 最后对条件接收系统中加密算法程序采用结构化、模块化的编程方式进行设计。ECC设计时采用C语言与汇编语言混合编程，充分利用两种编程语言的优势。将ECC与AES加密算法在VisualDSP++3.0开发环境下进行验证，并下载至ADSP BF-535评估板上运行。输出结果表明：有限域运算汇编语言编程的实现方式，其运行速度明显提高，192位加法提高380个时钟周期，32位乘法提高92个时钟周期；ECC与AES达到加密要求。上述工作对数字电视条件接收系统的设计具有实际的应用价值。

目录

文摘

英文文摘

声明

1绪论

1.1选题的意义

1.2问题的提出

1.3国内外研究状况及趋势

1.4论文的结构

2数字电视条件接收系统

2.1数字电视条件接收系统的原理

2.2数字电视条件接收实现方式

2.3 TS中有关条件接收系统的规定

3数字电视条件接收系统的硬件选型和系统设计

3.1系统总体结构设计

3.2系统重要芯片介绍

3.2.1 DSP芯片介绍

3.2.2 FPGA芯片介绍

3.3系统的硬件构建

3.3.1电源模块与复位模块设计

3.3.2系统时钟设计

3.3.3 DSP与FPGA的接口设计

3.3.4存储器电路的设计

3.3.5 JTAG接口设计

3.3.6系统接口设计

3.4系统PCB设计

3.5小结

4基于FPGA的加扰及控制设计

4.1 FPGA系统框图

4.2基于通用加扰算法(CSA)的加扰器的设计

4.2.1通用加扰算法(CSA)描述

4.2.2通用加扰算法(CSA)的FPGA实现

4.3 DSP接口模块设计

4.4数据控制模块设计

4.5包处理模块设计

4.6小结

5基于DSP的加密算法及其实现

5.1基于DSP的加密算法的整体设计

5.2初始化模块与中断服务模块程序设计

5.3椭圆曲线密码体制(ECC)及其程序设计

5.3.1椭圆曲线密码体制概述

5.3.2椭圆曲线密码算法的运算法则

5.3.3椭圆曲线密码算法的加密原理

5.3.4椭圆曲线密码算法的C语言程序设计

5.4高级加密标准(AES)及设计

5.4.1高级加密标准(AES)概述

5.4.2 AES的基本运算

5.4.3高级加密标准(AES)的C语言程序设计

5.5小结

6总结与展望

6.1总结

6.2展望

致谢

参考文献

附录：攻读硕士学位期间发表的论文和出版著作情况