串行RapidIO互连系统的设计与实现

摘要

随着无线通信、视频处理和军事等领域对系统带宽的需求持续增长，新型的高速串行互连技术开始逐步取代传统的并行总线。作为新型的高速串行互连技术的一种，串行RapidIO是专门为嵌入式系统而设计的，具有其它互连技术无法比拟的灵活性、稳定性和高效性。
　　 本文针对串行RapidIO技术，介绍了目前主流的RapidIO互连系统架构，详细描述了其三层协议规范，即逻辑层、传输层和物理层规范。本文研究了两种RapidIO实现系统互连的方案，并分别从硬件和软件设计两个方面描述具体实现细节。
　　 针对成本敏感的通信系统对点对点光纤通信的需求，本文提出了一种基于RapidIO协议的低成本解决方案。以现场可编程门阵列芯片为核心，利用硬件编程、高速收发器以及光模块实现上层逻辑协议、物理层协议和光纤传输。测试结果表明，本方案占用资源少，性能可靠，数据吞吐率达到1.25Gbps，并成功运用于某通信系统中。
　　 基于VPX架构的RapidIO互连系统是一种高速、高性能的软件无线电系统，故硬件部分除RapidIO接口设计外还包括高速采样电路设计、DDR3内存接口设计以及时钟和电源设计。现场可编程门阵列串行RapidIO端点利用赛灵思逻辑核实现，数字信号处理器RapidIO端点通过对其加载/存储模块寄存器的操作来实现。

目录

声明

摘要

图表目录

1 绪论

1．1 课题背景及研究意义

1．2 论文结构安排

2 RapidIO技术

2．1 RapidIO协议

2．1．1 逻辑层规范

2．1．2 传输层规范

2．1．3 物理层规范

2．2 RapidIO互连系统架构

2．2．1 MicroTCA架构

2．2．2 VPX架构

2．3 小结

3 基于RapidIO光纤通信系统的设计与实现

3．1 硬件设计

3．1．1 系统架构

3．1．2 配置电路

3．1．3 光模块与高速收发器接口设计

3．1．4 电源设计

3．2 软件设计

3．2．1 FPGA逻辑功能概述

3．2．2 收发器复位时序

3．2．3 发送模块设计

3．2．4 接收模块设计

3．2．5 总控制模块设计

3．3 测试结果

4 基于VPX的RapidIO互连系统的硬件设计与实现

4．1 VPX板卡设计方案

4．2 ADS5463硬件设计

4．2．1 模拟信号输入

4．2．2 时钟分配和输入

4．2．3 数字信号输出

4．2．4 电源供电及模数地的分割

4．3 Virtex-6 FPGA硬件设计

4．3．1 Virtex-6配置电路

4．3．2 以太网接口设计

4．3．3 高速串行口设计

4．3．4 DDR3接口设计

4．3．5 VPX板卡结构和插座

4．3．6 电源设计

4．4 TMS320C6678多核DSP硬件介绍

4．4．1 JTAG仿真接口

4．4．2 配置FPGA

4．4．3 时钟电路

4．4．4 高速串行接口

4．4．5 DDR3接口

4．4．6 电源设计

5 RapidIO互连系统的软件设计

5．1 FPGA实现RapidIO端点

5．1．1 串行RapidIO核介绍

5．1．2 串行RapidIO核结构

5．1．3 对本地端点读内存

5．1．4 对本地端点写内存

5．1．5 对远端端点读内存

5．1．6 对远端端点写内存

5．1．7 门铃和消息传输

5．1．8 约束设置

5．1．9 Modelsim仿真

5．2 DSP实现RapidIO端点

5．2．1 SerDes宏配置

5．2．2 直接I／O操作

6 总结与展望

致谢

参考文献