CPFSK调制解调器设计与实现

摘要

本文主要设计实现了CPFSK调制解调通信系统，系统中包含m序列加密解密电路、RS编译码电路、交织与解交织电路、卷积编译码电路以及CPFSK调制解调电路。
　　文中首先设计了系统的总体框图，然后对系统中的各个电路的设计与实现作了深入的研究。在系统的加密部分中，本文基于m序列设计32级m序列加密解密电路，并在FPGA的硬件基础上，采用Verilog语言实现了32级m序列加密解密电路;在系统的纠错码中，采用了RS(255，239)码与(2，1，7)卷积码级联的方式，并在两编码器的级联中间插入了交织器，以提高纠错系统的纠错性能;对于RS(255，239)码的编码电路，本文对其传统的编码算法进行了改进，并在FPGA的硬件基础上，采用Verilog语言实现了RS(255，239)编码电路，并基于Altera的IP核实现了RS(255，239)码的译码电路;在研究RS编译码电路中，还研究了电路工作过程中遇到的码率匹配问题和串并转换问题，并提出了该问题的解决方案，在FPGA的硬件基础上，采用Verilog语言设计实现了码率匹配电路和串并转换电路;交织器本文采用卷积交织的方法来实现，并在FPGA的硬件基础上，采用Verilog语言实现了交织与解交织电路;对于(2，1，7)卷积码的编码电路，本文在FPGA的硬件基础上，采用Verilog语言实现了(2，1，7)卷积编码电路，而(2，1，7)卷积码的译码电路，本文采用Viterbi译码算法来实现，并基于Altera的IP核实现了Viterbi译码电路;最后，CPFSK调制解调电路采用了其特殊的一种方式MSK调制，采用Verilog语言设计实现了MSK经典的正交调制电路，并在DFT算法的基础上，设计了一种更加简单有效的MSK解调方案，采用Verilog语言实现了该解调电路。在硬件实现的同时，本文还在Matlab平台上对各个模块进行了仿真验证，确保电路设计的正确性。

目录

声明

摘要

1 引言

1．1 课题背景及意义

1．2 国内外发展情况

1．2．1 调制解调技术研究现状

1．2．2 前向纠错编码研究现状

1．3 论文主要内容及结构安排

2 m序列加密与解密

2．1 m序列的产生

2．2 m序列的性质

2．3 m序列在通信加密中的应用

2．4 m序列加密解密器的硬件电路设计与实现

2．5 小结

3 RS码的编译原理与实现

3．1 RS码的基本概念

3．2 RS码的相关代数理论

3．2．1 伽罗华域(Galois Field)

3．2．2 生成多项式

3．2．3 本原多项式

3．2．4 多项式运算

3．3 RS编码原理

3．4 RS编码器设计

3．5 RS编码器的改进

3．6 码率匹配电路

3．7 串并转换电路

3．8 RS(255，239)编码器的硬件电路设计与实现

3．9 RS译码原理

3．10 RS(255，239)译码器的硬件电路实现

3．11 小结

4 交织与解交织

4．1 交织技术的基本原理

4．2 卷积交织

4．3 卷积交织的实现方法

4．3．1 移位寄存器法

4．3．2 RAM分区循环移位法

4．4 卷积交织器的硬件电路设计与实现

4．5 小结

5 卷积码编译原理与实现

5．1 卷积编码原理

5．2 卷积码的表示方法

5．2．1 多项式法和矩阵法

5．2．2 状态图法

5．2．3 网格图法

5．3 卷积编码器的硬件电路设计与实现

5．4 卷积码译码算法基本原理

5．4．1 最大似然译码

5．4．2 Viterbi译码算法基本原理

5．4．3 硬判决与软判决译码

5．5 Viterbi译码器的硬件电路实现

5．6 小结

6 CPFSK调制解调原理与实现

6．1 MSK信号的基本原理与特点

6．1．1 MSK信号的基本原理

6．1．2 MSK信号的特点

6．2 MSK信号调制原理

6．3 MSK信号调制器的硬件电路设计与实现

6．3．1 差分编码、串并转换电路

6．3．2 加权函数电路

6．3．3 载波加权函数电路

6．3．4 MSK正交调制电路

6．4 MSK信号解调原理

6．4．1 MSK信号相干解调法

6．4．2 MSK信号正交差分解调法

6．4．3 MSK信号的性能

6．5 MSK信号解调器的硬件电路设计与实现

6．5．1 离散傅里叶变换(DFT)基本原理

6．5．2 基于DFT算法的MSK解调电路的硬件设计与实现

6．6 小结

7 总结及展望

7．1 论文工作总结

7．2 未来工作的展望

致谢

参考文献