小步进Ku波段低相噪低杂散频率合成器的研究

摘要

通信、雷达技术经过长足的发展，低频段的频谱资源变的越来越匮乏，毫米波通信所具有高达270G的频谱资源及短波长带来的小型化优点使与其相关的技术迅速发展。微波毫米波频率综合器作为通信设备中关键组成部分，它输出频率的稳定度、准确度直接影响系统的整体性能。建立在Ku频段上变频通信设备研制的基础上，本论文主要对Ku频段频率综合器的研究设计进行论述。
　　本文首先对比分析直接式频率合成、锁相式频率合成、直接数字式频率合成三种合成方式的优缺点，确定各自分别适用的具体工程场景。其次，根据系统指标要求分析推算锁相式频率合成和直接数字式频率合成的输出频谱，并且结合多种混合式频率合成方式进行关键指标分析，重点是每种频率合成方式对相位噪声、频率步进、杂散的影响。最终，确定以DDS激励PLL和PDRO混频的方式实现系统频率合成方案设计，并采用可变频率的时钟及规避出现近端杂散频段的方法来进一步降低频谱杂散。在该方案的基础上，结合选型器件，利用ADIsimPLL和ADIsimDDS两款软件对相位噪声和杂散进行分析，进一步验证方案的可行性。同时，使用ADS和HFSS进行滤波器的设计优化，保证输出频谱达到系统要求。最后，使用Protel，AutoCAD、Solidworks等工具软件进行电路原理图、版图和腔体结构的设计，完成小步进Ku波段低相噪低杂散频率合成器的研制。
　　最终，系统实现Ku波段1Hz步进、相位噪声低于-90dBc/Hz@10kHz、杂散抑制优于60dBc的本振信号输出，并具有1.5GHz的输出带宽。

目录

声明

摘要

1 绪论

1．1 研究背景及意义

1．2 频率合成技术简述

1．2．1 直接式频率合成

1．2．2 锁相式频率合成

1．2．3 直接数字式频率合成

1．3 频率合成器国内外研究现状

1．4 本文主要内容

2 频率合成器理论基础

2．1 频率合成器主要技术指标

2．2 锁相式频率合成器电路原理

2．2．1 鉴相器

2．2．2 环路滤波器

2．2．3 压控振荡器

2．2．4 锁相环实现过程

2．2．5 锁相环噪声分析

2．2．6 锁相环杂散分析

2．3 直接数字频率合成电路原理

2．3．1 DDS的基本结构

2．3．2 DDS输出频谱

2．3．3 DDS的性能特点

3 几种常用频率合成器方案分析

3．1 双环频率合成器

3．2 小数分频频率合成器

3．3 DDS+DS频率合成方案

3．4 DDS+PLL频率合成方案

3．4．1 DDS激励PLL的频率合成

3．4．2 环外插入混频器的DDS+PLL频率合成

3．4．3 环内插入混频器的DDS+PLL频率合成

4 小步进Ku波段低相噪低杂散频率合成方案设计

4．1 整体方案可行性设计

4．1．1 参考信号源方案

4．1．2 本振方案设计

4．2 频率合成器输出频率范围

4．3 频率合成器步进分析

4．4 频率合成器相位噪声分析

4．5 频率合成器杂散分析

4．6 器件选择

4．6．1 器件选择

4．6．2 器件介绍

4．7 电路仿真设计

4．7．1 参考信号源电路仿真

4．7．2 本振电路仿真

4．8 频率控制的实现

4．9 电磁兼容设计

4．10 系统详细框图

5 频率合成器电路设计与测试

5．1 电路和结构设计

5．1．1 参考信号源电路和结构设计

5．1．2 本振电路和结构设计

5．1．3 调试方法与步骤

5．2 测试与数据分析

5．2．1 测试条件

5．2．2 输出频点测试分析

5．2．3 相位噪声测试分析

5．2．4 杂散测试分析

总结

致谢

参考文献