DSP集成电路设计与研究——高速串行外设接口

摘要

数字信号处理器(Digital Signal Processor，DSP)是一种新型结构特殊的高性能微处理器，特别适用于信号处理、通信、语音处理、图像/图形、军事、仪器仪表、自动控制、医疗和家用电器等方面，并以其强大的处理能力和高度的灵活性迎合了信号处理对实时性、高速性和精确性的要求，因而取得了突飞猛进的发展。
　　 本文主要针对32位高速DSP开展工作，完成了外围模块部分的串行同步接口SPI研究与设计。SPI(Serial Peripheral Interface)串行外设接口总线是一种同步全双工串行通信接口总线，广泛应用到EEPROM、外围设置FLASHRAM、网络控制器、LCD显示驱动器、A/D转换器、MCU、实时时钟和数字信号解码器等场合。本文的工作就是根据业界通用的SPI总线的标准，设计一种具有高可靠性高速SPI总线。利用硬件描述语言具体设计完成了SPI中一些重要组成部分，像同步时钟逻辑模块设计、异步时钟逻辑模块设计、数据收发设计和时序信号检测设计。其中在设计过程中充分考虑了实际中数据信息剧增给内核CPU的处理带来的负担，所以本文提出在SPI内部增加两个16字深FIFO缓存器的设计方法，极大地提高了接收和发送数据的速度，降低了CPU的开销量，减少了接收、发送中断次数，提高了串口传输效率。在此基础上增加了一个延时传送功能，即发送数据的速度是可控可调的。优化了数据传输方式，从而进一步提高数据传输的可靠性能，具有实际的应用价值。
　　 本文运用的Verilog HDL语言实现设计，在Cadence公司的NC-Verilog&Verilog-XL仿真软件上仿真验证。文章不仅对SPI中的各个小模块进行了仿真验证，还对整个SPI进行了系统仿真，最后根据数字信号集成电路版图设计规则，实现了高速串行外设接口核心电路的版图设计。

目录

文摘

英文文摘

声明

第一章 绪论

1.1 DSP研究背景和意义

1.2 DSP国内现状

1.3 研究工作主要内容及本文结构安排

第二章 DSP处理器体系结构

2.1 DSP处理器概述

2.2 中央处理器

2.2.1 运算部分

2.2.2 控制部分

2.3 存储器和I/O空间

2.4 总线结构

2.4.1 内存总线

2.4.2 外设模块总线

2.5 本章小结

第三章 高速同步串行接口的系统级设计

3.1 总线概述

3.1.1 串行总线与并行总线的比较

3.1.2 SPI总线与其他串行总线的比较

3.2 SPI体系结构

3.2.1 SPI体系的主要特性

3.2.2 SPI的典型结构

3.2.3 SPI的时钟模式

3.2.4 SPI中断

3.3 SPI模块新增功能

3.3.1 FIFO介绍

3.3.2 FIFO基本功能

3.3.3 增加FIFO目的和意义

3.4 本章小结

第四章 SPI同步串行接口的Verilog HDL设计

4.1 SPI模块设计流程

4.2 同步时钟逻辑模块设计

4.2.1 有限状态机的设计

4.2.2 同步先进先出(FIFO)设计

4.2.3 分频器(Divider)设计

4.2.4 仲裁器(Arbiter)设计

4.3 异步时钟逻辑设计

4.3.1 亚稳态设计

4.3.2 异步先进先出FIFO设计

4.4 数据收发设计

4.5 时序信号检测设计

4.6 本章小结

第五章 仿真验证和版图设计

5.1 仿真验证

5.1.1 模块仿真

5.1.2 系统仿真

5.2 版图设计

5.2.1 版图的整体布局规划

5.2.2 布局布线

5.2.3 屏蔽

5.2.4 互联

5.3 芯片的ESD防护

5.4 本章小结

第六章 总结与展望

6.1 总结

6.2 展望

致谢

参考文献

附录： 作者在攻读硕士学位期间发表的论文