CDMA2000标准中Turbo码译码算法的研究与实现

摘要

该文以CDMA2000标准中应用的Turbo参政为研究对象,讨论了Turbo码的关行级联卷积码结构和迭代译码思想.主要完成了CDMA2000标准下TurboCD码的C语言仿真和简化算法的性能测试,选择合适的硬件实现参数.该文以TMS320C540芯片为硬件平台,实现Turbo码解码器,并且实现了利用FPGA和DSP并行解码的方案.经测试,译码器的工作稳定,译码速率达到153.6kbps.

目录

文摘

英文文摘

第一章绪论

§1.1第三代移动通信系统简介

§1.2差错控制编码的发展和Turbo码的研究动态

§1.3本文的主要内容

第二章Turbo码编码原理

§2.1 Turbo码编码器的基本结构

§2.1.1循环系统卷积码(RSC码)

§2.1.2 Turbo码编码器的交织器

§2.1.3打孔矩阵

§2.1.4 Turbo码编码器的基本结构

§2.2 CDMA2000标准中的Turbo码编码方案

§2.2.1 Turbo码在CDMA2000标准中的应用

§2.2.2编码器的结构

§2.2.3交织器的结构

§2.2.4打孔方案

第三章Turbo码译码算法

§3.1 Turbo码译码器的概念模型

§3.2 MAP算法在Turbo码译码器中的应用

§3.2.1 MAP算法

§3.2.2基于MAP算法的Turbo码译码器

§3.3 MAP算法的简化

§3.3.1 Log-MAP算法

§3.3.2滑动窗口算法

第四章Turbo码的仿真分析

§4.1仿真环境介绍

§4.2影响译码器性能的因素

§4.2.1先验信息的利用方式对性能的影响

§4.2.2迭代次数对性能的影响

§4.2.3 Log-MAP算法对性能的影响

§4.2.4滑动窗口算法对性能的影响

§4.3 Turbo码译码器的定点化研究

§4.3.1溢出的防止

§4.3.2输入数据的量化对译码性能的影响

§4.3.3数据的定标和运算的定点化

第五章Turbo码译码器的硬件实现

§5.1可编程DSP芯片介绍

§5.1.1 DSP芯片的特点

§5.1.2 DSP系统的设计过程

§5.1.3 TMS320C54x DSP简介

§5.2 Turbo码译码器的DSP设计

§5.2.1 TMS320C54的Viterbi译码加速器

§5.2.2利用DSP的存储空间减少运算量

§5.2.3利用并行指令

§5.3 DSP上实现的Turbo码译码器性能

§5.4利用DSP与FPGA并行译码的方案

结束语

致谢

参考文献