基于H.264/AVC的整数DCT变换量化电路的可重构设计

摘要

随着信息时代的到来，人们对现有通信网络条件下的多媒体服务提出了更高的要求，如更高实时性要求的可视电话和视频会议，具有更高清晰度的视频存储和播放，无线网络中的视频通信等。这些应用中的一个关键技术环节是视频图像的编解码。 H．264/AVC标准是当前的主流视频编码标准，适用范围广、满足不同速率、不同解析度以及不同传输（存储）场合的需求。和现有其它视频编码标准相比，可以提供至少一倍以上的压缩效率。 可重构实现硬件电路具有很多优点，包括电路具有很好的适应性，较高的硬件利用率以及很低的电路面积消耗。 本文对H．264/AVC标准中DCT/Q及IDCT／IQ算法进行研究优化，采用可重构方式实现其硬件电路。运用可重构理论提炼出可重构处理元，在电路上设置控制节点，利用这些节点对电路进行控制，改变重构处理元部件内部结构及相互之间的连接关系，在同一电路上实现了DCT/Q和IDCT/IQ这两种功能。电路设计以提高灵活性为基础，同时对电路内部结构进行优化，如流水线结构实现，多数据并行处理，查找表的使用，简化运算等不仅使系统电路面积得到很大改善而且工作频率得以提高。 在实施和验证上，首先用Matlab软件对大量残差矩阵进行处理生成相应结果数据，进而参照这些数据对系统进行功能仿真和分析验证电路功能的正确性；然后在Xilinx的FPGA上进行实施和验证；最后使用Synopsys工具对本文设计的电路系统进行综合和版图布局布线，完成VLSI实现，给出结果报告，设计电路达到论文要求。 本文创新之处在于用可重构方法实现视频编码芯片中变换量化模块电路，与传统分别构建这两种功能电路的方式相比，极大地提高了电路的灵活性；明显地减少了芯片面积；而且通过对内部电路结构的优化，电路时钟频率得到很大提高完全满足高清运动图像编解码需要。

目录

文摘

英文文摘

声明

第一章 绪论

1.1 背景与意义

1.2 H.264/AVC标准中DCT/Q及IDCT/IQ实现研究现状

1.3 本文主要内容

第二章 H.264视频压缩标准及编解码器结构

2.1 H.264算法特点

2.1.1 网络适应性

2.1.2 高的压缩性能

2.1.3 抗误码和丢包

2.2 H.264/AVC编解码器

2.3 H.264处理模式

2.3.1 帧内预测

2.3.2 帧间预测

2.3.3 熵编码

2.3.4 去方块滤波

2.3.5 码率控制

2.4 本章小结

第三章 残差处理算法优化及可重构处理元提取

3.1 整数DCT/IDCT算法处理

3.1.1 整数DCT/IDCT算法分析

3.1.2 整数DCT/IDCT算法优化及可重构处理元提取

3.2 量化/反量化算法处理

3.2.1 量化/反量化算法分析及优化

3.2.2 量化/反量化算法优化及可重构处理元提取

3.3 本章小结

第四 章DCT/IDCT及Q/IQ可重构电路实现

4.1 系统电路实现

4.1.1 系统电路结构

4.1.2 系统状态机控制

4.2 DCT/IDCT可重构模块

4.2.1 运算单元

4.2.2 矩阵转置单元

4.3 Q/IQ可重构模块

4.3.2 量化/逆量化控制单元

4.3.3 量化/逆量化处理单元

4.4 本章小结

第五章 实施与验证结果

5.1 系统功能仿真

5.2 FPGA实施验证

5.3 Synopsys Design Compiler综合及前仿真

5.3.1 工艺库配置

5.3.2 电路工作环境与时序约束

5.3.3 可测试性设计

5.3.4 综合结果及相关报告

5.3.5 电路性能比较

5.4 Synopsys Astro版图布局布线及后仿真

5.4.1 Milkyway库的配置与时序约束

5.4.2 布局布线流程

5.4.3 布局布线结果及报告

5.5 本章小结

第六章 总结与展望

6.1 总结

6.2 展望

参考文献

致谢

附录

攻读硕士学位期间发表的论文