0.18μm CMOS差分低噪声放大器和压控振荡器IP核设计与实现

摘要

近十几年来,射频无线通信市场迅速成长,无线局域网技术能够实现在任何时间、任何地点进行数据通信,因而成为无线接入的主流技术。鉴于硅基CMOS工艺在价格、功耗以及集成度方面具有明显的优势,探索基于CMOS工艺的无线局域网接收机射频IP核设计与开发具有重大的现实意义。
　　 本论文采用SMIC0.18-μm RF CMOS工艺,进行了基于IEEE802.11b标准的无线局域网接收机射频前端电路中差分输入低噪声放大器以及电感电容压控振荡器IP核的研究、设计与实现。
　　 介绍了低噪声放大器的基本概念和基于噪声匹配的设计方法,并基于该方法设计了差分输入源级电感反馈的低噪声放大器并流片测试。测试结果表明:芯片正常工作,在1.8V电源电压下,电流为7.2mA。芯片在2.4GHz工作频段上匹配良好,输入、输出端反射系数分别为-12.0dB以及-12.1dB,但是转换功率增益和噪声系数分别为13.5dB和3.4dB,较仿真结果出现较大恶化。
　　 研究了电感电容压控振荡器的相位噪声理论和基本的设计方法。从产生相位噪声的噪声源出发,比较不同噪声源在相位噪声中所占比例,总结出了在设计中较实用的相位噪声优化设计方法。设计了具有超宽调谐范围的电感电容压控振荡器并流片测试,结果表明:当电源电压为1.8V时,该压控振荡器振荡核心的静态电流为5.7mA,频率调谐范围为1.92GHz至3.35GHz。当输出信号调谐至2.4GHz附近时,在偏移中心载波1MHz处的相位噪声为-117.82dBc／Hz。设计的振荡器的优值FOM和FOMT分别为175.4dBc／Hz和191.42dBc／Hz,芯片尺寸为600μmx900μm。芯片性能良好,基本符合设计要求。