高精度ADC的低成本SEIR测试方法研究与实现

摘要

随着芯片技术的不断发展，模数转换器(ADC)正朝着高速和高分辨率两个主要方向发展。已有ADC标准测试方法可以精确测试通用ADC，但在高分辨率ADC领域，该方法存在所需信号源精度过高和采样点数过多等局限性。因此，研究针对高分辨率ADC的快速、精确测试方法已经成为ADC测试领域关注的重点之一。
　　本文提出了一种基于低精度信号源测试高分辨率ADC的分段多项式拟合方法。该方法首先利用低精度DAC和直流偏置电路生成多路具有不同偏移的相关正弦信号。在分析信号误差后，本文分别将各相关正弦作为待测ADC(DUT)的输入。为了分离低精度正弦激励和DUT的非线性特性，该方法利用一组具有未知系数的傅里叶级数表示DUT的传输函数，然后结合DUT的已知输出码和传输函数表达式建立关于模拟转换电平的方程组，并利用最小二乘方法拟合出一组最佳的傅立叶系数，进而求解DUT的传输函数。相比于直方图方法，所提方法极大减少了所需的采样点数，但过少的点数会导致测试精度降低。为了减少或消除这一影响，本文进一步使用矩形窗将DUT的满量程输入范围等分为多段，且保证相邻段之间重叠度不小于3％。将前面的正弦激励通过等比例缩放电路后，使其分别等于各段的输入范围，然后利用所介绍的DUT传输函数求解方法分别在对应段内进行处理。最后对相邻段内的传输函数进行连续处理，并计算DUT的静态参数。在所提方法的基础上，本文以14比特AD6655为测试对象，设计电路并搭建测试系统，仿真和实验验证了本方法的可行性。
　　结果表明，以直方图方法为参考，当选择最佳30个窗时，所提方法测试的积分非线性(INL)误差为±0.12LSB，需要61440个采样点，其总测试时间比激励误差识别与移除(SEIR)方法减少30％左右。

目录

声明

摘要

第一章 绪论

1．1 课题研究背景

1．2 国内外研究现状

1．3 课题研究意义

1．4 研究内容与设计指标

1．4．1 研究内容

1．4．2 设计指标

1．5 论文组织

第二章 ADC测试基础简介

2．1 模数转换器(ADC)结构和基本原理

2．1．1 ADC的基本原理

2．1．2 ADC结构类型

2．2 ADC的基本参数简介

2．2．1 ADC特性参数

2．2．2 静态参数

2．2．3 动态参数

2．2．4 抖动及其它参数

2．3 ADC测试方法及基础

2．3．1 ADC静态参数测试方法

2．3．2 ADC动态参数测试方法

2．4 本章小结

第三章 分段多项式SEIR测试方法

3．1 分段多项式SEIR方法总体设计

3．2 信号源设计与激励误差识别

3．2．1 低精度信号源结构设计

3．2．2 低精度激励信号误差识别与移除

3．3 多项式拟合低成本SEIR方法设计

3．3．1 多项拟合低成本SEIR方法设计原理

3．3．2 多项式低成本SEIR方法实现步骤

3．4 分段多项式SEIR方法设计

3．4．1 分段激励生成方法设计

3．4．2 分段多项式SEIR方法实现

3．5 仿真结果与误差分析

3．5．1 分段多项式SEIR方法仿真验证

3．5．2 分段多项式SEIR方法误差分析

3．6 本章小结

第四章 方法验证与结果分析

4．1 测试电路设计

4．1．1 输入电路设计

4．1．2 输出电路设计

4．1．3 参考时钟设计

4．1．4 电源电路设计

4．2 测试系统实现

4．2．1 AD6655测试系统结构

4．2．2 测试的基本流程

4．3 实验验证与结果分析

4．4 本章小结

第五章 总结与展望

5．1 总结

5．2 不足之处与展望

致谢

参考文献

研究生期间发表的论文及成果