基于自适应电压调节的SoC芯片低功耗设计与实现

摘要

随着集成电路工艺尺寸逐渐缩小，芯片单位面积上的功耗也逐步上升，低功耗成为芯片设计过程中必须要考虑的重要问题。另一方面传统的芯片都是基于最坏情况设计，采用的工作电压过于保守，造成功耗的浪费，在小尺寸先进工艺下尤为显著。自适应电压调节（Adaptive Voltage Scaling，AVS）通过片上时序监测单元实时监测关键路径时序，在关键路径时序较为宽松时降低电压，从而降低功耗，是解决这两个问题的有效手段。
　　本文在调研国内外常用AVS方法的基础上，确定了将基于通用监测单元的AVS技术作为主要研究对象。该方法设计了一种与关键路径延时变化趋势最接近的监测路径，以监测路径延时反映关键路径时序。本文首先搭建了一个AVS电路的实现平台——一个小型系统芯片(System on a Chip,SoC)，并从理论上分析了监测路径与关键路径延时的关系;然后通过监测效果对比从三种候选的监测路径中选出最优监测路径，进而设计了延时检测单元，完成整个通用监测单元的设计;此后设计了工艺角检测模块和AVS调节模块，选取了不同工艺角下的监测修正系数，提高监测准确性;最后搭建了基于HSIM和VCS的混合仿真平台，对整个设计进行仿真验证。
　　本文采用SMIC0.18μm CMOS工艺，完成了整个SoC从RTL代码到版图的设计，版图面积为1.3×1.3mm2，工作频率为100MHz，AVS调节模块所增加的面积仅为2％。利用HSIM与VCS混合仿真平台仿真，结果表明，在典型情况（TT工艺角、25℃）下工作电压可降低至1.48V，相比于初始工作电压(TT工艺角、1.8V、25℃)可以降低33.3％的功耗，即使相比于最坏情况(SS工艺角、1.62V、125℃)仍可以获得15.5％的功耗收益，达到了良好的低功耗效果。

目录

声明

摘要

第一章 绪论

1．1 论文背景与意义

1．2 国内外研究现状

1．3 本文的主要内容和研究目标

1．4 论文组织结构

第二章 自适应电压调节技术概述

2．1 CMOS电路的功耗组成

2．1．1 静态功耗

2．1．2 动态功耗

2．2 PVT偏差对电路时序的影响

2．2．1 工艺偏差

2．2．2 电压波动

2．2．3 温度波动

2．3 常用自适应电压调节方法

2．3．1 基于原地监测及改错的AVS

2．3．2 基于错误预测的AVS

2．3．3 基于通用监测单元的AVS

2．4 本章小结

第三章 通用监测单元设计

3．1 通用监测单元结构

3．2 搭建SoC验证平台

3．2．1 SoC平台组成

3．2．2 多电压域设计

3．2．3 原始芯片的版图

3．3 关键路径延时及结构分析

3．3．1 关键路径延时的理论分析

3．3．2 关键路径延时最大值的分布

3．3．3 关键路径延时仿真

3．3．4 关键路径结构

3．4 最优监测路径的设计

3．4．1 基于统计分析的监测路径

3．4．2 基于与非门链的监测路径

3．4．3 基于反相器链的监测路径

3．4．4 最优监测路径的选取

3．5 延时检测单元的设计

3．5．1 延时检测单元的电路结构

3．5．2 延时检测单元的仿真结果

3．6 本章小结

第四章 AVS调节模块设计

4．1 监测路径的放置

4．2 修正系数的选取

4．3 工艺角检测模块设计

4．3．1 环形振荡器的设计

4．3．2 计数单元的设计

4．3．3 复位电路的设计

4．3．4 工艺角检测模块的仿真结果

4．4 电压控制模块设计

4．5 本章小结

第五章 SoC版图设计及仿真结果分析

5．1 SoC芯片版图设计

5．2 HSIM与VCS数模混合仿真平台

5．2．1 HSIM与VCS混合仿真平台搭建

5．2．2 片外电压调节模块的实现

5．3 自适应电压调节仿真

5．3．1 SoC芯片的功能验证

5．3．2 自适应调节功能验证

5．4 功耗仿真结果及分析

5．4．1 最低工作电压点分析

5．4．2 功耗仿真结果分析

5．5 本章小结

第六章 总结与展望

6．1 总结

6．2 展望

致谢

参考文献

附录

作者简介