基于SEP6200微处理器平台的多路视频解码系统的设计与实现

摘要

近几年，随着嵌入式处理器的快速发展，与之相应的多媒体技术也不断提高。很多嵌入式产品如广告机、可视电话、监控等应用领域都需要多路视频解码技术。而传统的多路视频解码需要多个硬件解码器或更高的CPU运算速度，这将增加系统的硬件复杂度以及成本。复用同一解码器完成多路解码任务的技术由于具有使用灵活且低成本的特点而成为一个研究热点。
　　本文设计了一个多任务解码框架，多个任务互斥调用同一个硬件视频解码器(Video Processing Unit，VPU)实现了多路视频流的并行播放。本设计利用信号量的机制，实现4个解码任务互斥使用VPU。采用顺序调度策略顺序调度4个解码任务，结合帧率控制机制，使得各个解码任务都能够保持相同的视频解码帧率。同时设计了一个内存分配策略，能够有效减少系统的内存消耗，并提高系统内存的有效使用率。本设计还将4路视频流的解码数据分别在显示屏的指定区域实时显示，达到四路视频在同一显示屏上播放的效果。最后，根据SEP6200微处理器以及其内置VPU的实际解码性能，并结合本设计的多路视频解码系统特点，预测本设计在SEP6200微处理器上能播放4路QVGA、512Kbps的MPEG-4视频流，每路视频流的解码帧率最高可以达到30fps。
　　最终测试表明系统能够以每路25帧每秒的速度播放4路QVGA、512Kbps的MPEG-4视频流，内存消耗为1440KB，且系统能够实现播放速率控制。

目录

声明

摘要

第一章 绪论

1．1 课题背景与意义

1．2 国内外研究现状

1．3 研究内容与设计指标

1．3．1 研究内容

1．3．2 设计指标

1．4 论文组织

第二章 视频解码技术

2．1 视频编码

2．1．1 视频编码基本知识

2．1．2 视频编码原理

2．1．3 视频编码标准

2．2 视频解码方案

2．3 SEP6200微处理器的VPU特性

2．4 本章小结

第三章 多路视频解码框架设计与量化评估

3．1 VPU解码单路视频流的特点

3．2 VPU解码多路视频流的方法

3．3 多路视频流解码框架设计

3．4 多路视频解码的量化评估

3．5 本章小结

第四章 基于SEP6200的四路MPEG-4视频流解码系统的实现

4．1 基于SEP6200的四路视频流解码系统框架

4．2 四路解码系统的任务调度策略

4．3 四路解码系统的内存分配

4．4 四路解码系统的任务同步模块

4．5 四路解码系统的显示模块

4．6 本章小结

第五章 验证及结果分析

5．1 测试环境

5．2 视频流解码性能测试与结果分析

5．3 本章小结

第六章 总结与展望

6．1 总结

6．2 展望

致谢

参考文献

攻读硕士学位期间发表的论文