首页> 中文学位 >8位单片机的测试与分析
【6h】

8位单片机的测试与分析

代理获取

目录

声明

摘要

第一章 绪论

1.1 课题研究背景与意义

1.2 国内外研究现状

1.3 研究内容和指标参数

1.4 论文组织结构

第二章 芯片测试原理介绍

2.1 芯片测试基本概念

2.2 芯片测试开发流程

2.3 故障及故障模型

2.4 自动测试设备

2.5 本章小结

第三章 DFT原理及主要方法

3.1 扫描测试

3.1.1 扫描单元和扫描链

3.1.2 全扫描和部分扫描

3.1.3 扫描测试详细步骤

3.2 内建自测试BIST

3.2.1 测试激励生成

3.2.2 测试响应分析

3.2.3 存储器Memory Bist

3.3 边界扫描

3.3.1 边界扫描测试原理

3.3.2 边界扫描基本结构

3.3.3 边界扫描指令

3.4 本章小结

第四章 SH79FXX的DFT测试方案

4.1 SH79FXX芯片简介

4.1.1 SH79FXX芯片概述

4.1.2 SH79FXX芯片的系统架构

4.2 SH79FXX芯片测试方案

4.2.1 扫描测试Pattern压缩方案

4.2.2 Core-Wrap引入

4.2.3 Internal-Pin-Flow引入

4.2.4 TAP Shadow引入

4.3 本章小结

第五章 SH79FXX测试结果

5.1 SH79FXX芯片DFT测试结果

5.2 SH79FXX芯片应用DFT前后比较

5.3 Pattern的应用原理说明

5.4 SH79FXX芯片测试工作总结

第六章 总结与展望

6.1 总结

6.2 展望

致谢

参考文献

展开▼

摘要

随着工业控制领域对集成电路性能要求的不断提高和消费电子产品的快速发展,单片机技术获得了巨大的发展。传统的8位单片机的性能较之以往有了很大的提升,其凭借着显著的性价比,在仪器仪表、工业控制、实用家电等低端应用领域依旧占据主流地位。然而,集成电路芯片功能的日益增强、集成电路生产制造成本的逐步降低以及对测试故障覆盖率更严苛的要求,使得集成电路的测试变得越来越困难。传统的功能测试需要人工编写测试矢量,加之故障覆盖率较低,已逐渐不能适应当今芯片测试的要求。而可测性设计(DFT)测试法正是为了适应这种需求而产生的。DFT测试法通过在芯片中增加额外的逻辑来实现对电路的可控性和可观测性,对于提高故障覆盖率,降低测试成本有着显著的作用。
  本文首先详细介绍和分析了DFT测试的原理及主要方法,然后针对8位单片机(MCU)芯片SH79FXX的DFT测试进行分析,根据芯片特点,重点分析了测试向量的压缩方案和引脚复用方案。最后通过仿真分析得出芯片的故障覆盖率达到95.0%,存储器故障覆盖率达到100%,测试时间相比功能测试缩短了1.90秒。
  文章最后给出了今后的工作方向。本文的DFT设计对公司的后续产品的测试也起到借鉴意义和参考价值。

著录项

相似文献

  • 中文文献
  • 外文文献
  • 专利
代理获取

客服邮箱:kefu@zhangqiaokeyan.com

京公网安备:11010802029741号 ICP备案号:京ICP备15016152号-6 六维联合信息科技 (北京) 有限公司©版权所有
  • 客服微信

  • 服务号