声明
摘要
第一章 绪论
1．1 研究背景与意义
1．2 国内外研究现状
1．3 研究内容与设计指标
1．3．1 研究内容
1．3．2 设计指标
1．4 论文组织结构
第二章 高速串行通信协议栈的分析
2．1 通信协议栈与数据中心的关系
2．2 内存资源控制器
2．3 通信协议栈分析
2．4 服务层
2．5 网络层
2．6 数据链路层
2．7 物理层
2．7．1 物理报文序列介绍
2．7．2 多通道字符的处理和应用
2．7．3 极性翻转
2．7．4 通道协商机制
2．7．5 时钟补偿
2．7．6 PIPE接口和PHY介绍
2．8 本章小结
第三章 需求分析和方案制定
3．1 需求分析
3．1．1 系统功能概述
3．1．2 初始化配置
3．1．3 初始化过程
3．1．4 初始化结束
3．1．5 设计需求
3．2 系统结构
3．3 系统模块层次
3．3．1 逻辑物理层接口包格式
3．3．2 txalign模块功能介绍
3．3．3 txlane模块功能介绍
3．3．4 rxlane模块功能介绍
3．3．5 deskew模块功能介绍
3．3．6 链路状态机模块功能介绍
3．4 本章小结
第四章 逻辑物理层的硬件设计
4．1 txalign模块的设计实现
4．1．1 发送控制部分设计
4．1．2 字节拆分部分设计
4．1．3 通道翻转部分设计
4．1．4 时钟补偿部分设计
4．2 txlane模块的设计实现
4．3 rxlane模块的设计实现
4．3．1 字符的锁定与调序
4．3．2 物理报文信息处理
4．3．3 数据报文提取处理
4．4 deskew模块的设计实现
4．4．1 通道翻转部分设计
4．4．2 去偏移部分设计
4．4．3 字节反拆分设计
4．4．4 移位和拼接设计
4．4．5 输出部分设计
4．5 链路训练状态机设计实现
4．5．1 各个逻辑单元模块介绍
4．5．2 DET硬件实现描述
4．5．3 POL硬件实现描述
4．5．4 CFG硬件实现描述
4．5．5 RCV硬件实现描述
4．5．6 LO硬件实现描述
4．6 本章小结
第五章 验证及结果分析
5．1 模块级功能验证
5．1．1 初始化配置测试
5．1．2 数据收发正确性测试
5．1．3 串行速率可配置测试
5．1．4 通道可配置测试
5．1．5 通道协商测试
5．1．6 字符锁定与调序测试
5．1．7 通道间去偏移测试
5．1．8 压力测试
5．2 系统级功能验证
5．3 FPGA验证
5．3．1 FPGA验证流程
5．3．2 ISE综合
5．3．3 ISE实现
5．3．4 上板验证
5．4 本章小结
第六章 总结与展望
6．1 总结
6．2 展望
参考文献
致谢
攻读硕士学位期间发表的论文
东南大学;
