首页> 中文学位 >高效能H.264高清编码器设计
【6h】

高效能H.264高清编码器设计

代理获取

目录

声明

摘要

第一章 绪论

1.1 论文研究背景和研究意义

1.2 国内外研究现状

1.3 论文主要内容和设计指标

1.4 论文组织结构

第二章 低功耗设计常用方法

2.1 CMOS电路的功耗组成

2.1.1 CMOS电路的静态功耗

2.1.2 CMOS电路的动态功耗

2.2 常用的低功耗设计方法

2.2.1 低电压技术

2.2.2 时钟门控技术

2.2.3 多电压域技术

2.2.4 电源门控技术

2.3 H.264低功耗设计分析

2.4 本章小结

第三章 H.264高清编码器高效能优化设计

3.1 H.264高清编码器整体架构设计

3.2 H.264高清编码器低电压设计

3.2.1 编码器低电压设计分析

3.2.2 编码器性能优化

3.2.3 编码器关键路径优化

3.3 H.264高清编码器时钟门控设计

3.3.1 流水线级时钟门控设计

3.3.2 模块级时钟门控设计

3.3.3 RAM时钟门控设计

3.4 本章小结

第四章 H.264高清编码器高效能优化验证

4.1 H.264高清编码器功能验证

4.1.1 仿真验证

4.1.2 FPGA验证

4.2 H.264高清编码器低电压设计验证

4.2.1 性能优化验证

4.2.2 关键路径优化验证

4.3 H.264高清编码器门控时钟设计验证

4.3.1 流水线级时钟门控技术验证与分析

4.3.2 模块级时钟门控技术验证与分析

4.3.3 RAM时钟门控技术验证与分析

4.3.4 时钟门控设计效果总结

4.4 与国外论文结果的对比

4.5 本章小结

第五章 总结与展望

5.1 总结

5.2 展望

致谢

参考文献

作者简介

展开▼

摘要

随着移动互联网的迅速发展,H.264作为当前主流的视频编码标准,广泛应用于运动相机、无人机航拍器、摄像手表等移动设备。由于移动设备的低功耗要求越来越高,本文对H.264高清编码器进行了低功耗设计。
  本文从低电压设计和时钟门控设计两个方面对H.264高清编码器进行低功耗设计。通过研究分析,本文得出了电路效能最佳的工作电压为0.6V,针对该近阈值电压下电路延时增加、性能下降的情况,本文提出了一种交错式的帧内4x4预测方法和一种新的重建环路处理方法,并通过流水线技术和关键数据预处理技术对关键流水级进行优化,减少了预测和重建环路的等待时间,提升了编码器性能,在此基础上,对编码器关键路径进行了优化。通过编码器性能优化和关键路径优化相结合的方式,解决了低电压下编码器性能降低的问题,完成了H.264高清编码器的低电压设计。传统的时钟门控方式依赖于综合工具自动插入时钟门控单元,这种时钟门控方式仅减少了寄存器级时钟的无效翻转,为了进一步降低编码器的功耗,本文提出了一种细粒度的时钟门控策略,通过分析H.264编码器不同级别电路的工作和空闲状态,分别从流水线级、模块级以及RAM三个方面进行时钟门控设计。
  本文对H.264高清编码器进行了功能验证,并给出了详细的功耗仿真结果,最终编码器在SMIC40nm工艺、720p@30fps下的编码功耗为7.01mW,归一化功耗为0.252 nJ/Pixel。

著录项

相似文献

  • 中文文献
  • 外文文献
  • 专利
代理获取

客服邮箱:kefu@zhangqiaokeyan.com

京公网安备:11010802029741号 ICP备案号:京ICP备15016152号-6 六维联合信息科技 (北京) 有限公司©版权所有
  • 客服微信

  • 服务号