千兆网络协议处理器的缓存管理单元的设计

摘要

近年来，随着网络通信技术的飞速发展和主干网的快速部署，移动互联网、云计算、大数据和物联网等“互联网+”新型技术得到了爆炸式的发展。在信息化时代下，网络数据的高速传输和信息安全已经成为国家互联网健康快速发展战略中不可忽视的一部分。随着100Gbps主干网的部署完成，采用软硬结合方式实现的网络协议处理器芯片逐渐替代传统的网络数据处理方案来满足现阶段地区或企业级的网络处理带宽需求。各种业务报文的快速处理和转发对网络协议处理器提出了较高的报文缓存管理性能要求。采用硬件电路实现的缓存管理单元已经成为高性能网络协议处理器中必不可少的部分，具有十分重要的研究意义。
　　本文以国家核高基项目“千兆网络协议处理器”为研究背景，提出了基于两级FIFO的地址管理方式和分区式存储缓存管理方式相结合的方案，实现了缓存管理单元(Buffer Management Unit，BMU)的硬件电路设计。缓存管理单元分为缓存标号(Identity，ID)管理通道和缓存数据管理通道，两个通道功能上相互独立，共用一个AXI总线的Master接口，以Burst方式去访问片外高达1GB的缓存空间，具有一定的时效性和创新性。缓存ID管理通道采用基于两级FIFO的管理方式实现了缓存ID高效的申请释放操作。缓存数据管理通道采用分区式存储管理方式将片外缓存空间划分为9种大小的缓存区间，提高了缓存空间的利用率。BMU采用动态加权轮询仲裁算法实现了多接口共享型缓存管理的功能。根据设计方案，本文对缓存管理单元进行模块划分和结构分析，并使用Verilog语言完成各模块的RTL设计。
　　本文首先搭建功能验证平台，使用Synopsys公司的VCS和Verdi仿真工具进行功能仿真，结果证明该单元能正确实现缓存ID的申请释放功能和缓存数据的读写功能;然后使用SMIC65nm的工艺库对设计进行DC综合，结果证明该单元能正常工作在400MHz的时钟下;最后在Xilinx ML605型号的FPGA开发板上进行板级验证，结果证明该单元实现了缓存ID的乱序、高效管理，缓存数据的快速存储和转发功能。该单元能够广泛应用于各种高性能的网络协议处理器中，具有重要的工程应用意义。

目录

声明

摘要

第一章 绪论

1．1 课题背景与意义

1．2 国内外研究现状

1．3 研究内容与设计指标

1．3．1 研究内容

1．3．2 设计指标

1．4 论文结构

第二章 缓存管理的相关技术

2．1 AXI总线协议概述

2．1．1 AXI总线通道结构

2．1．2 AXI总线基本读写操作

2．1．3 AXI总线通道信号描述

2．1．4 AXI总线通道握手机制

2．2 缓存地址管理方式

2．2．1 基于同步FIFO的地址管理方式

2．2．2 基于Bitmap算法的地址管理方式

2．3 缓存空间管理方式

2．3．1 分页式存储管理方式

2．3．2 分区式存储管理方式

2．4 缓存管理仲裁算法

2．4．1 固权仲裁算法

2．4．2 轮询仲裁算法

2．4．3 彩票仲裁算法

2．5 本章小结

第三章 缓存管理单元的方案设计

3．1 缓存管理单元的整体系统分析

3．2 缓存管理单元的实现方案分析

3．2．1 缓存管理方案一分析

3．2．2 缓存管理方案二分析

3．2．3 缓存管理方案评定

3．3 本章小结

第四章 缓存管理单元的硬件设计

4．1 缓存管理单元的整体架构设计

4．2 缓存ID请求预处理模块设计

4．3 缓存ID请求仲裁模块设计

4．4 缓存ID申请释放模块设计

4．4．1 缓存ID申请子模块设计

4．4．2 缓存ID释放子模块设计

4．4．3 缓存ID协调子模块设计

4．5 缓存数据请求预处理模块设计

4．5．1 数据搬移预处理子模块设计

4．5．2 读写请求预处理子模块设计

4．6 缓存数据请求处理模块设计

4．6．1 缓存数据请求仲裁子模块设计

4．6．2 缓存数据写处理子模块设计

4．6．3 缓存数据读处理子模块设计

4．7 总线接口模块设计

4．7．1 总线写接口子模块设计

4．7．2 总线读接口子模块设计

4．8 本章小结

第五章 验证及结果分析

5．1 功能验证

5．1．1 模块级功能验证

5．1．2 系统级功能验证

5．2 DC逻辑综合

5．2．1 DC逻辑综合概述

5．2．2 DC综合相关设置

5．2．3 综合及报告输出

5．3 FPGA验证

5．3．1 验证方案

5．3．2 综合报告

5．3．3 板级验证

5．4 结果分析

5．5 本章小结

第六章 总结与展望

6．1 总结

6．2 展望

参考文献

致谢

攻读硕士学位期间发表的论文和专利

附录