基于互补阻性开关的逻辑器件设计方法研究

摘要

忆阻器具有工艺尺寸小、集成度高，可扩展性好等优点，在存储、逻辑运算和模拟信号处理等方面有巨大的应用潜力，有望取代晶体管，引起技术变革。忆阻器主要包括双极开关(BRS)和互补阻性开关(CRS)。由CRS构建的crossabar能有效避免BRS中的漏电流问题，且适用于大规模集成，具有广阔的应用前景。
　　忆阻器在逻辑设计方面，已经有不少的研究成果，如提出了实质蕴涵(IMP)系列，忆阻器比值逻辑(MRL)系列等方面的应用。在存储器上实现逻辑运算为智能型存储的研究拓展了新的思路，也为突破经典冯诺依曼计算机结构提供有益的启示。
　　为进一步降低集成电路面积，丰富基于忆阻器的逻辑设计。本文提出基于CRScrossbar单元的一位比较器和一位半加器设计。首先，在单个CRS的有限状态机(FSM)基础上，本文分别总结输出、输入和状态之间的关系。通过输入，输出，和状态的关系，本文在单个CRS上用7个时序周期设计实现了一位比较器，使其三个逻辑功能均在同一个CRS单元上通过时序方式实现。其次，对于双层CRScrossbar单元，本文分析其FSM，总结输入、状态和输出之间对应的关系，并在5个时序周期内设计实现了一位半加器。
　　通过SPICE进行仿真，实验验证了所设计的一位比较器和一位半加器功能的正确性。通过DesignCompiler综合分析，基于CRS的一位比较器和一位半加器相对45nm工艺的CMOS技术，其面积要缩小三个数量级。基于CRS的一位比较器和一位半加器，在芯片面积和集成密度上取得较大收益的同时丰富了基于CRScrossbar阵列的逻辑设计，给基于CRScrossbar单元的复杂电路设计提供了可能。

目录

声明

摘要

插图索引

附表索引

第1章 绪论

1．1 研究背景及意义

1．2 国内外研究现状

1．3 主要研究内容及结构安排

第2章 忆阻器理论

2．1 忆阻器概念

2．2 Crossbar阵列

2．2．1 Crossbar结构

2．2．2 3D CMOS忆阻器混合结构

2．3 BRS模型及仿真

2．3．1 BRS模型

2．3．2 SPICE仿真实现

2．4 漏电流问题

2．4．1 漏电流产生

2．4．2 解决方案

2．5 CRS基本原理

2．6 忆阻器逻辑设计

2．6．1 IMP逻辑

2．6．2 MRL逻辑

2．6．3 其它逻辑应用

2．7 小结

第3章 一位比较器设计

3．1 CRS的FSM

3．2 一位比较器设计

3．2．1 一位比较器基本逻辑

3．2．2 一位比较器设计

3．2．3 实验仿真

3．3 性能分析

3．4 小结

第4章 一位半加器设计

4．1 双层CRS的FSM

4．2 一位半加器设计

4．2．1 一位半加器基本逻辑

4．2．2 一位半加器设计

4．2．3 实验仿真

4．3 性能分析

4．4 小结

结论

参考文献

附录A 攻读学位期间发表的学术论文

致谢