基于有限状态机的硬件知识产权核安全保护技术研究

摘要

随着集成电路（Integratedcircuit，简称IC）在特征尺寸上的持续减小，而在性能上的指数级提升，使得IC设计越来越复杂。因此，知识产权保护(Intellectualpropertyprotection，简称IPP)问题对于设计者显得更为重要。由于生产成本的影响，可重用知识产权保护设计模式应运而生。但可重用IP技术在发展过程中，也暴露出来各种漏洞，导致一些假冒伪劣产品同时投入到市场中。这种知识产权盗版使得厂家每年都会遭受损失，因此硬件核的知识产权保护成为行业中亟待解决的问题。
　　主动硬件防伪控制技术作为一种新兴的IP核保护手段，通过对原始IP核进行少量修改可以防止生产工厂非法过量生产的目的。围绕这一目的，本文着力于研究基于有限状态机的IP核硬件安全保护技术，主要工作如下:
　　1、提出了两种基于有限状态机的硬件防伪控制方案，第一种为层次型有限状态机，其思路是将与物理不可克隆函数(PhysicalUnclonableFunction，简称PUF)绑定的层次型有限状态机加入电路的原始设计中，并固定其起电后的状态，由此构成主动型硬件防伪控制的新结构。在该结构中，通过区别PUF响应值，使每块IC具有唯一的解锁密钥，IP核设计者通过控制解锁芯片的数量防止过量生产等侵权行为。在MCNC'91基准电路上的实验表明该方案的硬件开销是可以接受的。第二种为改进的层次型有限状态机，该方案改变了原始方案中异或计算密钥的方法，通过充分利用电路的输入长度来扩展密钥安全性，并同时降低了其控制结构中所需状态数。通过在MCNC'91基准电路上的实验表明，对于增加5至10层的改进型层次状态机，其抗穷举能力相比原始方案平均增加250，而其面积以及功耗开销相比原始方案平均下降4.4％和11.2％。
　　2、提出了一个综合型保护框架，并在改进的层次型有限状态机上添加测试路径结构，用来同时保护售前与售后两个版本的IP核。在该方案中，通过引入非功能性缺陷代替原有的木马方式对售前的测试路径进行保护，当攻击者将售前版本的IP核用于工业生产并使用时，芯片将产生异常的高能耗，由此达到控制攻击者企图非法使用改芯片的目的。在MCNC'91基准电路上的实验结果表明，环形振荡器能以原始面积10％左右开销实现600％以上的功耗开销增长，由此可以看出其非功能性缺陷能够在极低面积开销下有效保护该IP核的测试路径。

目录

声明

摘要

插图索引

附表索引

第1章 绪论

1．1 研究背景及意义

1．2 硬件知识产权核的安全问题概述

1．2．1 知识产权核盗用

1．2．2 反向工程

1．2．3 硬件木马

1．3 存在的问题及难点

1．4 本文主要工作

1．5 本文组织结构

第2章 硬件知识产权核控制技术研究综述

2．1 前言

2．2 硬件知识产权核控制技术概述

2．2．1 被动型保护方案

2．2．2 主动型保护方案

2．3 有限状态机

2．3．1 有限状态机定义

2．3．2 状态跳转图

2．4 物理不可克隆函数

2．5 小结

第3章 基于有限状态机的知识产权核保护方案

3．1 前言

3．2 基于复制型有限状态机的保护方案

3．2．1 复制型有限状态机保护方案的原理及特点

3．2．2 复制型有限状态机保护方案的缺陷

3．3 基于层次型有限状态机的保护方案

3．3．1 层次型有限状态机保护框架

3．3．2 层次型有限状态机结构

3．3．3 改进的层次型有限状态机结构

3．4 层次型有限状态机保护方案抗穷举攻击分析

3．5 仿真实验与数据分析

3．5．1 基准电路styr及s510实验分析

3．5．2 基准电路planet及sand实验分析

3．5．3 基准电路s820及s832实验分析

3．5．4 基准电路s1494及s1488实验分析

3．5．5 基准电路s298实验分析

3．5．6 总体实验分析

3．6 小结

第4章 可验证的知识产权核保护框架

4．1 前言

4．2 可验证的层次型有限状态机保护方案

4．3 可测试的有限状态机的设计

4．4 非功能性缺陷的设计

4．4．1 时延缺陷

4．4．2 功耗缺陷

4．4．3 测试路径的实现方法

4．5 可验证的层次型有限状态机保护方案的鲁棒性

4．5．1 来自芯片工厂的攻击手段及其对抗策略

4．5．2 来自IC设计者的攻击手段及其对抗策略

4．6 仿真实验与数据分析

4．7 小结

结论

参考文献

致谢

附录A 攻读硕士期间发表的论文目录