嵌入式GPU中图元光栅化的设计与实现

摘要

随着计算机图形学的发展以及硬件工艺水平的提高，图形处理器广泛应用于移动设备、航空电子设备、医疗设备等多种嵌入式设备中，图元光栅化是图形处理器的重要组成部分。
　　论文针对嵌入式应用高像素生成速度和低功耗的要求，在固定流水线的嵌入式图形处理器中，采用Verilog HDL实现了基于分块渲染架构的图元光栅化模块。整个模块根据功能划分为前端和后端两个部分，前端主要由6个部分构成，其中图元数据读取采用状态机跳转接收光栅化的数据，三角形水平线生成采用Bresenham算法计算三角形水平线的端点，反走样线段扫描线生成采用浮点运算计算扫描线范围，图元属性预计算采用平面像素插值算法计算插值增量，点水平线生成直接输出点水平线的端点，图元水平线数据存储根据水平线有效信号存储水平线端点数据;后端主要由6个部分构成，三角形像素坐标生成及属性计算采用循环遍历和浮点运算计算三角形水平线的像素属性，反走样线段像素坐标生成采用循环遍历和区域加权反走样算法计算反走样线段的像素坐标及加权值，锯齿线段像素坐标生成采用Bresenham算法和线段扩展计算锯齿线段像素坐标，线段属性计算采用浮点运算计算线段的像素属性，点像素生成采用循环遍历产生点水平线的像素坐标，数据输出处理采用浮点运算处理像素的输出属性。
　　最后，采用Modelsim对浮点运算器进行功能仿真，结果表明运算器能正确计算。采用NC-Verilog对每种图元的光栅化过程进行功能仿真，结果显示每一种图元的像素生成速度均为1 pixel/T，达到设计指标。将图元光栅化生成的图像与OpenGL生成的做对比，结果显示图元光栅化能够正常绘制图像。在GF65 nm的CMOS工艺下，采用Design Compiler对整个图元光栅化模块进行布局布线前的逻辑综合，模块的工作频率为553 MHz，逻辑单元的总功耗为162 mW以及总面积为2350432μm2，均达到设计指标。

目录

声明

摘要

插图索引

附表索引

第1章 绪论

1．1 课题研究背景及意义

1．2 图形处理器发展概况

1．2．1 图形处理器发展历史

1．2．2 嵌入式GPU国内外研究现状

1．1 论文主要工作和组织结构

第2章 三维图形绘制流水线的原理

2．1 三维图形绘制流水线概述

2．2 流水线软件部分

2．3 流水线硬件部分

2．3．1 三维绘图的硬件架构

2．3．2 几何处理阶段

2．3．3 光栅化处理阶段

2．3．4 片段处理阶段

2．4 本章小结

第3章 图元光栅化的设计与实现

3．1 图元光栅化整体框架设计

3．2 浮点运算器设计

3．2．1 浮点加减法运算器

3．2．2 浮点乘法运算器

3．2．3 浮点倒数运算器

3．3 图元光栅化前端部分设计

3．3．1 图元数据读取

3．3．2 三角形水平线生成

3．3．3 反走样线段扫描线生成

3．3．4 图元属性预计算

3．3．5 点水平线生成

3．3．6 图元水平线数据存储

3．4 图元光栅化后端部分设计

3．4．1 三角形像素坐标生成及属性计算

3．4．2 反走样线段像素坐标生成

3．4．3 锯齿线段像素坐标生成

3．4．4 线段属性计算

3．4．5 点像素生成

3．4．6 数据输出处理

3．5 本章小结

第4章 图元光栅化模块的仿真与综合

4．1 浮点运算器的仿真

4．2 图元光栅化的仿真

4．2．1 三角形光栅化的仿真

4．2．2 线段光栅化的仿真

4．2．3 点光栅化的仿真

4．3 图元光栅化模块的综合

4．4 本章小结

结论

参考文献

致谢

附录