基于DSP+FPGA的雷达信号处理板系统设计

摘要

雷达信号处理平台是高速实时信号处理系统的重要组成部分，广泛用于高速雷达信号的处理。本文采用DSP+FPGA的体系架构，设计实现了一款低功耗、高实时性、可靠性、高速高性能、稳定性的雷达信号处理板系统。
　　本文首先根据设计指标和方案得出雷达信号处理板总体处理流程框架，整体处理架构采用FPGA+多核 DSP架构。FPGA采用Xilinx Kintex-7系列高性能器件。DSP采用TI KeyStone系列8核定浮点DSP TMS320C6678。FPGA完成系统上电控制、时钟和外围设备管理、AD数据采集及数据预处理、雷达时序生成、通信接口扩展以及对外高速接口实现。DSP负责系统管理以及后端数据处理和信息处理等工作。本文重点围绕 DSP为核心的常见外设及接口设计。完成DSP BOOT启动。实现DSP与FPGA之间大数据快速传输，研究DSP存储空间的合理化分配过程中，得到常见的存储优化方法。FPGA设计方面，详细论述了系统的时钟设计和外围设备管理，数据预处理算法实现，根据SRIO协议架构，在FPGA中设计SRIO，实现FPGA和DSP高速互连。最后总结了系统联调时遇到的问题及系统上电，初始化，数据链路的打通过程。
　　本课题设计的雷达信号处理板系统，具有高速、高性能、稳定、高可靠性的特点，可以广泛应用于雷达信号的处理、气象雷达、导弹、航海雷达等领域。本项目的工程实现，有着巨大的商业实用价值。

目录

封面

声明

目录

中文摘要

英文摘要

第一章 绪论

1.1 论文产生的背景和意义

1.2 论文内容和安排

第二章 雷达信号处理系统设计

2.1雷达信号处理系统基本理论

2.2雷达信号处理板总体设计方案

2.3本章小结

第三章 信号处理模块设计

3.1 DSP基本概念和信号链路

3.2 DSP接口函数设计

3.3 DSP存储优化方案及存储空间的合理化分配

3.4 DSP与FPGA大数据块传输设计

3.5 DSP接口设计

3.6 处理机DSP BOOT引导启动

3.7 本章小结

第四章 FPGA设计

4.1 FPGA总体设计

4.2 FPGA实现预处理算法

4.3 FPGA与DSP通信

4.4 本章小结

第五章 雷达信号处理机联调及外场调试

5.1 雷达信号处理机联调

5.2系统工作流程

5.3 DSP在雷达工作时的控制流程

5.4 系统调试

5.5 本章小结

第六章 总结与展望结束语

6.1 工作总结

6.2研究展望

致谢

参考文献

作者在学期间取得的学术成果