32位高性能M-DSP浮点ALU的设计优化与验证

摘要

M-DSP是一款由国防科技大学微电子研究所独立设计的32位高性能多核数字信号处理器，设计指标1.1GHz，主要应用于语音合成、图像识别、无线通信等民用领域和雷达、声呐、搜索和反搜索等军用领域，主要目的是促进我国军事信息自主化以及推动国内高性能多核D SP的发展。本文依托M-D SP内核的研究与开发，主要完成了内核中浮点AL U部件的设计、验证与优化，具体内容包括以下几方面：
　　1、以浮点运算的性能需求为背景，对M-DSP中浮点ALU部件进行了指令集设计和模块划分，并对子模块中使用到的关键算法进行了分析和实现。在传统双通路算法基础上，增加了舍入合并的处理机制满足了浮点双精度加法5拍完成的需求。采用取反加1与后期的舍入判断合并处理的算法实现了浮点转换指令的设计。
　　2、根据集成电路设计现有的验证方法，从模拟验证和形式化验证两方面对浮点AL U部件进行了充分的验证并进行了覆盖率的统计和分析。模拟验证是从模块级验证和系统级验证两方面进行的。形式化验证则借助ATEC和Formality等价性检查工具完成的。覆盖率结果分析表明M-DSP中浮点ALU单元满足覆盖率要求，验证已经完备。
　　3、采用Design Compiler（DC）综合工具在45nm CMOS工艺下对M-DSP中浮点AL U部件进行了逻辑综合与优化。分析综合报告后使用模块分离、调整逻辑结构、关键信号提前处理、流水线划分逻辑等方法对浮点AL U部件的关键路径进行了时序优化以及使用模块复用方法对其进行了面积优化，延迟降低了100ps，性能提升了16.8％，最终达到1.1GHz的设计指标。

目录

声明

第一章 绪论

1.1 课题背景及意义

1.2 M-DSP概述

1.3 浮点部件相关研究

1.4 论文研究内容及组织结构

第二章 浮点FALU的设计与实现

2.1 指令集设计

2.2 结构设计

2.3 关键模块具体实现

2.4 低功耗设计

2.5 本章小节

第三章 浮点ALU的验证

3.1 模拟验证

3.2 形式化验证

3.3 本章小节

第四章 浮点ALU的综合与优化

4.1 综合约束

4.2 浮点ALU部件的综合

4.3 关键路径时序优化

4.4 面积优化

4.5 运算部件整体布局

4.6 本章小结

第五章 结束语

5.1 论文总结

5.2 未来工作展望

致谢

参考文献

作者在学期间取得的学术成果