高性能M-DSP仿真/调试部件的设计与实现

摘要

今天，DSP技术的飞跃式发展给人们生活的数字信息化带来了蓬勃的发展空间，大力促进了通信、计算机和消费类电子产品的数字化融合，DSP技术还将结合物联网在通信、电子商务、智能可穿戴设备、智能家居和智慧城市建设等多领域起到重要作用。毫无疑问，DSP技术在这个快速发展的移动互联网络时代里正大放异彩。
　　M-DSP是由国防科学技术大学计算机学院设计研制，具有自主知识产权的32位高性能浮点向量双核处理器。主频达到1.1GHz，采用超长指令字（VLIW）的结构，派发部件可同时并行发射十一条指令，采用16/32位可变长的RISC指令集，具有高效的14级流水线结构。M-DSP是针对DSP市场需求面向无线通信、视频和图像处理而开发的高性能浮点向量处理器。
　　随着DSP芯片性能的不断提升，其设计越来越复杂、硬件规模越来越大，而DSP芯片的验证工作在设计过程中占的比重越来越大。在设计的过程中不可避免的会出现一些BU G和错误，而这对芯片的设计来说是需要高度重视的，将会影响整个芯片的开发进度。芯片的仿真/调试功能的地位变得越来越重要，这也给设计人员提出了更高的要求，如何在尽量不影响芯片性能的前提下，支持仿真/调试功能，是在对DSP芯片进行设计时需要特别考虑的关键技术。
　　因此，本文主要针对M-DSP处理器中仿真/调试部件的设计与实现展开研究，主要完成的设计工作和创新点有：
　　1、本文设计与实现了M-DSP的仿真/调试部件，有效支持基于JTAG平台的调试工作。能够高效完成仿真/调试的三大任务，主要有：实现对流水线的精准控制，芯片各资源的访问以及系统性能参数的统计等。
　　2、针对M-DSP中16/32位可变长RISC指令集，设计并优化了M-DSP处理器指令派发部件的逻辑，实现了指令派发部件对于ET软件断点的硬件支持。
　　3、提出了一种基于PCIE仿真/调试部件的方案，通过和基于JTAG仿真/调试部件的逻辑复用，实现了通过PCIE对DSP芯片进行仿真/调试的设计。
　　4、本文根据片内仿真/调试部件的特点，设计了一种基于Verilog PLI接口、通过共享内存区连接集成开发环境（IDE）的M-DSP软硬件联合验证系统，能够加快全芯片的仿真/调试工作。
　　5、通过将基于NC_Sim模拟验证的方法和基于Verilog PLI技术的新型软硬件联合验证方法相结合，对仿真/调试部件功能的正确性进行了全面验证。

目录

声明

第一章 绪论

1.1 课题的研究背景和意义

1.2 仿真/调试技术的研究

1.3 课题的研究内容

1.4 课题的组织结构

第二章 M-DSP的体系结构

2.1 M-DSP的体系结构概要

2.2 M-DSP的指令集

2.3 M-DSP的指令流水线设计

2.4 M-DSP的仿真/调试结构

2.5 本章小结

第三章 基于JTAG的仿真/调试部件的设计与实现

3.1 仿真/调试部件的概述

3.2 仿真/调试部件的介绍

3.3 仿真/调试部件的功能

3.4 功能验证

3.5 逻辑综合

3.6 本章小结

第四章 仿真调试中软件断点的实现

4.1 软件断点实现的基本原理

4.2 软件断点的处理

4.3 指令派发部件对软件断点的支持

4.4 流水线中软件断点的生成

4.5 功能验证

4.6 本章小结

第五章 基于PCIE的仿真/调试部件的设计

5.1 M-DSP仿真调试的需求分析

5.2 PCIE与ET的通信协议

5.3 36位数据访问机制

5.4 DNACBuf状态机

5.5 与JTAG的逻辑复用

5.6 验证与测试

5.7 本章小结

第六章 M-DSP仿真调试的系统级验证环境

6.1 传统的FPGA 原型验证环境

6.2 基于PLI接口的验证系统

6.3 基于PLI 接口技术的验证模型

6.4 多核加速模型

6.5 M-DSP仿真调试的系统级验证实践

6.6 本章小结

第七章 论文总结及展望

7.1 论文总结

7.2 工作展望

致谢

参考文献

作者在研究生阶段取得的学术成果