FPGA原型验证平台存储系统的设计与实现

摘要

近半个世纪以来，社会需求一直在推动着集成电路产业不断的飞速发展。随着单个芯片上所集成的晶体管数目越来越多，集成电路的设计复杂度也越来越高。作为芯片设计流程中的关键环节，功能验证的难度也随之不断提高。如何保证验证的正确性和高效性成为芯片设计流程中十分重要，但又充满挑战的课题。
　　本文研究以主流的 FPGA原型验证平台为对象，主要关注其存储系统的设计与实现。文章设计和实现了FPGA原型验证平台内部存储系统DDR3控制器及外部存储系统SD卡控制器，并结合工程应用设计了针对验证平台存储系统的测试方案。本文的主要工作以及研究成果具体可分为以下三个方面：
　　1、FPGA原型验证平台内部存储系统的设计与实现。作为兼具高容量、高速度等优势的存储设备，DDR3在FPGA原型验证平台中的作用至关重要，操作系统和大规模测试程序都需要依赖DDR3存储器运行。本文首先介绍了DDR3的结构、特征以及工作过程等，然后实现了带有 AXI4总线接口的 DDR3控制器。通过对DDR3控制器进行功能仿真和实际测试，文章证明了该控制器设计的正确性和高效性。
　　2、FPGA原型验证平台外部存储系统的设计与实现。SD卡以其极大的灵活性、很好的安全性、高存储容量及高数据传输率等优点在嵌入式系统中得到了广泛的应用。FPGA原型验证平台也迫切需要高容量、高速度的外部存储设备来存储操作系统和测试程序。本文首先分析了SD卡的通信协议与APB总线协议，然后设计并实现了基于APB总线的SD卡控制器，通过在FPGA验证板中进行实际测试，文章证明了该控制器设计的正确性和高效性。
　　3、FPGA原型验证平台存储系统测试。在FPGA原型验证平台中，其存储系统为进行大规模、高速度的测试提供了基础。为了对平台中的存储系统进行全面的功能和性能测试，文章提出了针对 FPGA原型验证平台存储系统的测试方案。然后，本文分析并选取了具有代表性的测试集。最后，文章详细分析了FPGA原型验证平台中存储系统的测试结果。这些结果直观的表明了文章所构建的FPGA原型验证平台中的存储系统能够高效、正确的工作。
　　综上所述，本文主要针对DDR3控制器、SD卡控制器进行了研究，并对搭建完毕的FPGA原型验证平台存储系统进行了测试。本文的研究工作为FPGA原型验证平台的设计及应用提供了参考，具有很好的应用价值。

目录

声明

第一章 绪论

1.1 引言

1.2 研究的意义与挑战

1.3 本文的主要工作

1.4 论文结构

第二章 FPGA原型验证平台介绍

2.1 FPGA概述

2.2 FPGA原型验证平台介绍

2.3 FPGA原型验证平台实现需要注意的问题

2.4 小结

第三章 FPGA验证平台内部存储系统的设计与实现

3.1 DDR3 SDRAM介绍

3.2 AXI4总线介绍

3.3 DDR3 SDRAM控制器的实现与分析

3.4 DDR3 SDRAM控制器验证与结果

3.5 小结

第四章 FPGA验证平台外部存储系统的设计与实现

4.1 SD存储卡规范及APB总线简述

4.2 SD卡控制器整体架构设计

4.3 APB总线模块

4.4 跨时钟域缓冲模块

4.5 SD总线控制器模块

4.6 仿真与FPGA功能验证

4.7 小结

第五章 FPGA原型验证平台存储系统的测试

5.1 FPGA原型验证平台存储系统的测试方案

5.2 测试程序分析

5.3 测试结果分析

5.4 FPGA原型验证平台实际应用

5.5 小结

第六章 总结与展望

6.1 研究工作总结

6.2 后期工作展望

致谢

参考文献

作者在学期间取得的学术成果