SDIO主机/设备控制器设计

摘要

信息网络正在朝着无所不在的泛在网络方向发展，兼容移动通信、蓝牙、全球定位、无线局域网等多种协议并具备导航定位、自组织、大规模无线通信网络功能的无线通信SoC芯片，将是未来网络建设的核心基础设施。而在SoC芯片的高速接口中，相较于USB接口和PCI/PCIE接口，SDIO接口不仅实现相对简单，且能够满足移动设备的低功耗需求，因而得到了十分广泛的应用。本文结合一款兼容多种通信协议、面向泛在网络的无线通信SoC芯片的实际需求，设计了一款SDIO主机/设备控制器，该控制器的最大特点是可以工作于主机模式和设备模式，从而能够灵活的与其它主机/设备进行通信。
　　本文在深入研究了SDIO相关协议及ASIC设计中常用电路的基础上，结合设计要求，完成了SDIO主机/设备控制器的整体结构设计和子模块划分。根据工作的时钟域不同，将子模块分别划分在AHB时钟域单元、SD时钟域单元、跨时钟域单元。在AHB时钟域单元中，重点为AHB从机接口设计了通用的寄存器读写时序，以方便控制器的移植和维护。为DMAC配置模块设计了突发传输策略，以使传输速度最大化;在SD时钟域单元中，重点设计了主机模式和设备模式的命令/响应的状态机和数据传输的状态机，以使SDIO主机/设备控制器实现工作模式的切换;在跨时钟域单元中，提出了一种简易的双向异步FIFO设计方法，该异步FIFO在传统的异步FIFO基础上增加了一套读写指针和一个传输方向控制信号，实现了数据的双向传输。
　　本文采用软硬件协同验证技术对SDIO主机/设备控制器进行了验证:在Modelsim上完成了虚拟原型验证，在台湾友晶公司的DE4开发板上完成了FPGA原型验证。验证结果表明，控制器工作正常，符合设计要求。主机模式最高工作频率为40MHz，最高读写速度分别为14.922MB/s和13.534MB/s。设备模式最高工作频率为48MHz，最高读写速度分别为17.548MB/s和16.051MB/s。

目录

声明

摘要

1．1 选题背景及意义

1．2 SDIO协议发展过程及IP研究现状

1．2．1 SDIO协议发展过程

1．2．2 国外SDIOIP研究现状

1．2．3 国内SDIOIP研究现状

1．3 论文内容及安排

2．1 SDIO协议

2．1．1 SDIO系统工作原理

2．1．2 SDIO协议格式

2．1．3 SDIO协议时序

2．1．4 SDIO设备内部映射

2．1．5 SDIO设备状态转换

2．2 AMBA-AHB协议

2．2．1 AHB协议简介

2．2．2 AHB协议信号列表

2．2．3 AHB协议时序

2．3 本章小结

第3章 SDIO主机／设备控制器整体设计

3．1 设计要求

3．2 工作流程

3．2．1 命令控制流程

3．2．2 数据控制流程

3．3 整体架构

3．4 本章小结

第4章 SDIO主机／设备控制器子模块设计

4．1 AHB时钟域单元设计

4．1．1 AHB从机接口设计

4．1．2 DMAC配置模块设计

4．1．3 DMA控制器设计

4．1．4 AHB时钟域FIFO控制模块设计

4．1．5 寄存器组设计

4．1．6 卡检测模块设计

4．1．7 中断控制器设计

4．2 SD时钟域单元设计

4．2．1 命令控制器设计

4．2．2 数据控制器设计

4．2．3 CRC校验电路设计

4．3 跨时钟域单元设计

4．3．1 复位电路设计

4．3．2 时钟电路设计

4．3．3 同步模块设计

4．3．4 异步FIFO设计

4．4 本章小结

第5章 SDIO主机／设备控制器验证

5．1 虚拟原型验证

5．1．1 虚拟原型验证平台搭建

5．1．2 虚拟原型验证内容

5．1．3 虚拟原型验证结果及分析

5．2 FPGA原型验证

5．2．1 FPGA原型验证平台搭建

5．2．2 FPGA原型验证结果及分析

5．3 本章小结

第6章 结论与展望

致谢

参考文献

攻读硕士学位期间发表的论文