MC-QAM调制器信号处理关键技术的实现研究

摘要

本文从介绍数字电视调制器的应用背景出发，对多载波QAM调制技术的实现方案进行了深入分析，在现有学术成果的基础上，对调制器各部分实现结构进行了重新设计及优化，着重解决了以下技术难题：
　　 ⑴提出了一种适用于各种定点FIR 滤波器实现的系数压缩结构。该方法针对传统定点FIR 滤波器中系数绝对值差异较大的特点，借鉴浮点数计算思想，通过修改滤波器累加器的位对齐结构，并压缩量化后系数存储位宽的方法，增加了滤波器量化后系数的实际有效量化字长，在不增加硬件位宽及滤波器阶数的前提下，将量化后的FIR滤波器阻带衰减性能提高了10~20dB，解决了有限硬件位宽条件下高性能FIR滤波器的设计问题。在此基础上，通过对滤波器系数的整体增益进行细微调整，消除高权重系数的量化误差，将滤波器阻带性能进一步提高了约3dB。对于该方法在不同器件中的具体实现方式，从串行、并行及混合三种角度分别进行了设计。
　　 ⑵给出了系数预存变采样率滤波器阻带性能降低的原因，并改进了其实现结构。文章对系数预存方式下的任意变采样率滤波器结构进行了深入研究，将其实现过程分解为整数倍插值及小数倍抽取两个等效步骤，在首先详细分析了整数插值因子取值不同所导致的残留频谱幅度大小不同之后，进而研究了小数倍抽取将会导致的带内残留频谱叠加问题，并根据最差极限情况，对插值因子与累积残留频谱的关系进行了修正。而后，通过引入FIR 滤波器系数压缩算法，提高了有限量化位宽条件下变采样率滤波器的工作性能；并针对原型插值滤波器系数对称的特点，对存储器进行分解并对地址线翻转，将系数预存储量降低了一半。结果表明该方法以使用系数预存储器的代价，换取了乘法器及加法器数量的指数级下降，只需要使用简单的实现结构，就可以替代传统Farrow结构下高复杂度的实时计算形式变采样率滤波器。对传统半带滤波器设计方法进行了结构改进。在以往研究成果上，利用半带滤波器中一半系数为零的特点，对传递函数进行了低敏感度因子提取，降低了系数量化位宽的需求，同时减少了乘法器的使用数量，优化了半带滤波器的实现结构。并利用乘法器时分复用的串行滤波器设计方法，对乘法器数量进行了进一步压缩，同时利用多个半带滤波器级联完成多级插值，降低了逻辑资源消耗。对比于传统多相滤波器结构，在不降低滤波器性能基础上，将占用资源最大的乘法器数量降低到原先的八分之一。
　　 ⑶提出了使用高阶滤波器对CIC滤波器的带内衰减进行补偿，实现宽带插值滤波器的设计方法。针对CIC 滤波器存在的通带内衰减问题，在传统二阶补偿及锐化设计基础上，将切比雪夫一致逼近方法引入到CIC及CIC补偿级联滤波器的设计过程，将最终二者级联效果设计为最佳等波纹滤波器，从而使得CIC 滤波器作为宽通带镜像抑制滤波器的设计方案成为可能。最终测试表明，补偿滤波器的阶数每增加一级，可以使CIC滤波器的带内纹波降低一个量级。
　　 ⑷推导了基带多载波调制模型的设计算法。针对传统设计方案中仅能在中频进行多载波合成的局限，对基带混频多载波调制算法进行了详细推导，使得以往必须在数字域合成的较高频率载波，在基带载波方式中，使用频带宽度级别的低频率频偏载波即可代替。文章同时对奇数及偶数载波数的异同进行了探讨。而后针对基带混频的结构特点对具体实现过程进行了优化，并给出了优化后的结构模型。
　　 ⑸提出了无相位截断的DDS设计方法，并最大程度优化了其实现结构。对多载波调制过程中的核心DDS 载波合成器的误差来源进行了分析，结合DDS 硬件结构，通过在算法上修改相位步进值，消除了传统DDS相位累加器所带来的截断误差，在小幅改动硬件的基础上，避免了DDS 相位截断所带来的频带内干扰，使得DDS只需要通过提高幅度量化精度，线性增长系数存储器容量即可提高频带性能，而无须依赖指数增长存储器空间提高相位截断误差精度。该方法使得本设备中的DDS无杂散动态范围提高了17dBc以上；同时通过对查找表时分复用，及差分幅值保存，压缩了2 比特的存储器资源消耗；进而引入输出幅值抖动，压低了合成载波近处的噪声谱平面约10dB。
　　 ⑹对高密度MC-QAM调制器设备的实现性能进行了测试，与以往设备进行了对比，经过改进后的系统在压缩逻辑资源约30％的基础上，获得了5.5dB的MER指标改善，并且实现了入网实用所要求的各项功能指标。文章最后对下一步研究方向做出了展望。

目录

文摘

英文文摘

论文说明：英文缩写符号索引

声明

1 绪论

2 MC-QAM 调制器体系结构

3 FIR 滤波器系数压缩算法的设计与实现

4 连续变符号率输出实现优化

5 整数倍插值滤波器优化实现

6 基带多载波调制算法与实现

7 高密度MC-QAM 调制器实现与测试

8 总结与展望

致 谢

参考文献

附 录