2-1 MASH架构Sigma-delta调制器的设计

摘要

随着数字处理技术的发展，对模拟数字转换器(ADC)提出了更高的要求。Sigma-delta ADC能提供高精度数据转换，已经应用于各个方面，如：音视频、射频等。本文研究应用于音频领域的高精度Sigma-delta ADC。 Sigma-delta ADC可以分为模拟调制器和数字抽取滤波器两个部分。本文在研究Sigma-delta ADC基本原理的基础上，首先完成了调制器的系统设计。调制器的系统架构采用MASH2-1结构，由于MASH架构调制器存在噪声泄露的问题，所以令第一级调制器的阶数为二阶并采取多位量化。为了确保每一级积分器不过载，计算出一组全新的调制器系数，有效的提高了输入动态范围。相比于其它传统的调制器，本文在设计调制器电路的时候，采取了以下技术来提高调制器的性能。通过采用自举开关，降低了由于开关导通电阻非线性导致的谐波失真。在第一级运放中设计了斩波电路滤除运放的低频闪烁噪声以及失调噪声。对于多位DAC中电容阵列不匹配导致的非线性，采用DWA校正算法，提高了其线性度。数字抽取滤波器可以将调制器的过采样率恢复到奈奎斯特采样率，同时还能滤除信号带外的量化噪声能量。本文最后采用级联的方法设计了一款三级数字抽取滤波器，分别实现了25倍、2倍、2倍的降采样率。给出了每一级滤波器的幅频响应曲线，并且在Quartus环境中完成了整个滤波器的代码设计，最后综合生成了滤波器的硬件电路。 调制器的信号带宽为20KHz，采样频率为4.41MHz。调制器电路设计采用了SMIC0.18um CMOS工艺，电源电压为3.3V，前仿真结果表明调制器的SNDR达到108.02dB，功耗为5.85mW。数字抽取滤波器的降采样率为100，最终输出数据频率为44.1KHz。

目录

第一个书签之前