摘要
第1章 绪论
1.1 论文研究的背景和意义
1.2 国内外研究现状
1.2.1 SDR的研究和发展现状
1.2.2 动态可重构的研究和发展现状
1.3 本文的主要研究内容
1.4 本文的组织结构
第2章 理论基础
2.1 采样理论
2.2 调制与解调理论
2.2.1 BPSK调制与解调
2.2.2 2ASK调制与解调
2.3 位同步原理
2.3.1 滤波法
2.3.2 锁相法
2.3.3 内插法
2.4 FPGA的工作原理
2.5 基于FPGA的可重构原理
2.6 本章小结
第3章 系统方案设计
3.1 系统的总体设计
3.2 系统硬件架构设计
3.3 发射机部分设计
3.4 接收机部分设计
3.4.1 解调部分设计
3.4.2 位同步部分设计
3.5 动态可重构方案设计
3.5.1 可重构器件与方式设计
3.5.2 可重构接口设计
3.5.3 重构流程设计
3.6 本章小结
第4章 系统实现
4.1 系统硬件实现
4.1.1 FPGA部分电路实现
4.1.2 ADC电路实现
4.1.3 DAC电路实现
4.1.4 时钟系统电路实现
4.1.5 动态可重构功能电路实现
4.2 发射机模块实现
4.2.1 数据编码实现
4.2.2 成形滤波器实现
4.2.3 数字上变频实现
4.3 接收机模块实现
4.3.1 数字下变频实现
4.3.2 匹配滤波器实现
4.3.3 位同步实现
4.3.4 数据解帧实现
4.4 局部动态可重构实现
4.5 本章小结
结论
参考文献
致谢
攻读硕士学位期间发表的学术论文
攻读硕士学位期间参加的科研项目
攻读硕士学位期间取得的科研成果
声明