片上多线程体系结构资源分配策略的研究

摘要

随着晶体管集成密度的日益提高和处理器体系结构的不断发展，处理器的研究和设计正迎来片上多线程时代。片上多线程体系结构让多个线程在单个处理器芯片同时运行，共享并竞争各种片上资源，显著提高了处理器的资源利用率和整体处理能力。然而，多线程并行会带来新的设计和实现困难：一、增大了处理器内部各种共享资源的设计和实现压力，包括尺寸、复杂度、功耗、延迟等方面；二、资源的不合理分配和不恰当竞争容易引发资源滥用，从而影响资源利用的效率、公平及整体性能。针对上述问题，本文从资源分配的角度对片上多线程体系结构进行研究，旨在减轻共享资源的设计和访问压力，提高资源利用的效率和公平、降低资源分配的实现代价、提高整体处理能力、提高资源分配的安全等。
　　首先，设计并实现了片上多线程体系结构的节拍级模拟工具OpenSimCMT，构建了片上多线程体系结构的基础研究平台。在此基础上对片上多线程体系结构的资源分配问题进行研究。主要研究内容包括以下几个方面：
　　多线程并行进一步增大了寄存器文件的设计和访问压力，传统的寄存器重命名技术难以满足多线程并行对寄存器数量的巨大需求，寄存器文件已成为未来处理器进一步提高性能的潜在瓶颈之一。本文利用寄存器目标值的分布特性、寄存器资源的分配特点以及多线程对共享资源占用的互补性，提出两级分配多可用重命名寄存器技术，使每个寄存器的存储效率提高将近一倍，有效缓解了片上多线程体系结构对寄存器文件设计压力。
　　资源滥用现象导致片上多线程处理器的资源利用率下降及整体处理能力降低。本文分析产生资源滥用的深层次原因，提出资源占用均衡度的概念，作为资源利用效率和公平的统一评测尺度。而后提出线程感知的寄存器重命名机制、并以此为基础间接调控其它共享资源的分配，实现线程感知的资源分配策略，提高多线程环境下资源利用的效率和公平，消除资源滥用现象，实现资源的按需分配，提高整体处理能力。
　　片上多线程体系结构的一个重要应用领域是借助线程的冗余运行提高处理器的容错计算能力。本文从资源分配和线程调度的角度对各种冗余多线程体系结构进行研究对比，提出了间隔译码的同时冗余线程体系结构。该结构采用统一取指队列和间隔译码技术相配合，消除冗余的取指过程，减少取指部件和I-Cache访问压力，降低硬件复杂度、提高冗余线程的运行效率。
　　多线程对共享资源的竞争还影响到处理器安全运行的能力。本文关注最近发现的D-Cache隐蔽信道问题，对各种潜在解决措施加以分析，提出了线程感知的D-Cache按路分配策略。该策略以D-Cache访问情况作为反馈，指导D-Cache进行按路分配，明确消除了隐蔽信道风险，并且提高其访问特性。

目录

片上多线程体系结构资源分配策略的研究

RESOURCE ALLOCATION FOR CHIP MULTITHREADING ARCHITECTURE

摘要

Abstract

Contents

第1章 绪论

1.1 引言

1.2 片上多线程体系结构

1.3 片上多线程处理器的资源分配问题

1.4 片上多线程体系结构的模拟实验研究

1.5 本文主要研究内容与结构

第2章 模拟实验环境的建立

2.1 引言

2.2 相关模拟器

2.3 测试程序集

2.4 OpenSimCMT的设计与实现

2.5 模拟精度和速度方面的考虑

2.6 本章小结

第3章 两级分配多可用重命名寄存器

3.1 引言

3.2 寄存器重命名技术

3.3 2L-MuRR体系结构

3.4 实验及分析

3.5 本章小结

第4章 线程感知的寄存器重命名和资源分配

4.1 引言

4.2 资源分配策略及分析评述

4.3 资源分配的效率和公平

4.4 TSRR策略

4.5 实验及分析

4.6 本章小结

第5章 间隔译码的同时冗余线程

5.1 引言

5.2 处理器容错措施

5.3 SRT性能约束分析

5.4 SD-SRT

5.5 实验及分析

5.6 本章小结

第6章 D-Cache分配效率与安全

6.1 引言

6.2 D-Cache隐蔽信道

6.3 D-Cache的动态按路分配

6.4 实验及分析

6.5 本章小结

结论

参考文献

攻读博士学位期间所发表的学术论文

哈尔滨工业大学博士学位论文原创性声明

哈尔滨工业大学博士学位论文使用授权书

哈尔滨工业大学博士学位涉密论文管理

致谢

个人简历