千兆以太网成帧模块的设计与实现
DESIGN AND IMPLEMENTATION OF THE FRAMER FOR GIGABIT ETHERNET
摘 要
Abstract
目 录
第1章 绪 论
1.1 课题背景
1.1.1 千兆以太网介绍
1.1.2 同步以太网介绍
1.1.3 IEEE 1588介绍
1.2 千兆以太网领域国内外研究进展及成果
1.3 本研究课题主要研究内容和结构安排
第2章 千兆以太网成帧模块总体方案
2.1 千兆以太网成帧模块总体框图
2.1.1 异步以太网模式的实现
2.1.2 同步以太网模式的实现
2.1.3 IEEE 1588报文处理实现
2.2 上行客户时钟域模块简介
2.3 上行系统时钟域模块简介
2.4 下行系统时钟域模块简介
2.5 下行客户时钟域模块简介
2.6 本章小结
第3章 千兆以太网成帧模块实现
3.1 上行客户时钟域模块实现
3.1.1 10b码字同步和8b/10b解码模块实现
3.1.2 上行时戳获取模块实现
3.1.3 上行时钟域隔离模块实现
3.2 上行系统时钟域模块实现
3.2.1 上行报文提取模块实现
3.2.2 64b/65b编码模块实现
3.2.3 GFP成帧模块实现
3.3 下行系统时钟域模块实现
3.3.1 GFP解帧模块实现
3.3.2 64b/65b解码模块实现
3.3.3 1588报文识别模块实现
3.3.4 调度模块实现
3.3.5 速率适配模块实现
3.3.6 数据平滑模块实现
3.4 下行客户时钟域模块实现
3.4.1 下行时戳获取模块实现
3.4.2 8b/10b编码模块实现
3.5 本章小结
第4章 仿真及FPGA验证
4.1 仿真和FPGA验证环境介绍
4.2 仿真结果
4.3 FPGA验证结果
4.4 本章小结
结 论
参考文献
攻读学位期间发表的学术论文
哈尔滨工业大学硕士学位论文原创性声明
哈尔滨工业大学硕士学位论文使用授权书
致 谢