集成处理器仿真平台SOPC系统可测性方法研究

摘要

集成处理器是一种将信息的采集、处理、存储、发送等多项功能集于一体的多功能专用信息处理器，拥有稳定性高、可靠性良好等多项优点。SOPC(System On a Programmable Chip)技术体现了模块化可重用的设计思想，并且软硬件皆可编，导致其拥有强大而灵活地设计能力。借助 SOPC技术，用户可以快速地搭建一个稳定、可靠而又功能强大地集成处理器仿真平台。
　　尽管SOPC技术已被广泛地应用到系统设计当中，但是当前针对SOPC系统可测性问题的研究却相当少，目前绝大部分研究集中在 SOPC技术应用上。SOPC与SoC系统在设计理念及设计方法上存在许多相似之处。借鉴 SoC系统的可测性设计，本文提出一套针对SOPC系统的可测性设计方法。SOPC系统的测试结构可以分成三部分：测试封装设计、测试访问机制和测试调度。
　　本文首先提出一种基于平均值余量的Wrapper扫描链平衡算法用于解决测试封装设计中的扫描链平衡问题。算法通过合理地组合IP核的内部扫描链，尽量缩短最长扫描链长度，使得 IP核的测试时间得以缩短。以 ITC'02 Test Benchmarks内所有测试集为对象完成的仿真实验证明本算法能极其有效地通过扫描链平衡设计缩短IP核测试时间。
　　针对测试调度问题，本文提出一种基于矩形装箱模型的测试调度算法。该算法将IP核TAM带宽类比成矩形高度，将 IP核测试时间类比成矩形长度，测试调度相当于将一系列矩形放到一个高度一定的箱体当中，使得箱体的总长度最小。针对集成处理器仿真平台 SOPC系统内的IP核，本文提出的测试调度算法使得SOPC系统的测试时间缩短9.95％。
　　最后，将本文提出的SOPC系统可测性设计相关方法在集成处理器仿真平台SOPC系统上实现。故障注入及检测实验表明，本文提出的方法能够实现集成处理器仿真平台SOPC系统测试，检测系统是否存在故障，并定位故障模块。

目录

集成处理器仿真平台SOPC 系统可测性方法研究

RESEARCH ON DFT METHODS FOR INTEGRATED PROCESSOR SOPC SYSTEM

摘 要

Abstract

目 录

第 1 章 绪 论

1.1 课题来源及研究的目的和意义

1.2 SOPC 系统可测性方法概述

1.3 本文的研究内容与结构

第 2 章 SOPC 系统测试结构

2.1 SOPC 与 SoC 系统测试

2.2 SOPC 系统测试结构

2.3 IEEE 1500 标准测试封装

2.4 扫描链平衡算法

2.5 测试访问机制

2.6 测试调度算法

2.7 本章小结

第 3 章 集成处理器仿真平台可测性设计

3.1 集成处理器仿真平台 SOPC 系统介绍

3.2 IP 核可测性条件

3.3 SOPC 系统可测性设计实现

3.4 ModelSim 仿真实验

3.5 本章小结

第 4 章 集成处理器仿真平台可测性验证

4.1 可测性验证原理

4.2 功能验证

4.3 无故障状态测试

4.4 故障注入及检测

4.5 本章小结

结 论

参考文献

攻读学位期间发表的论文

哈尔滨工业大学硕士学位论文原创性声明

哈尔滨工业大学硕士学位论文使用授权书

致 谢