基于PCIe的8通道高速数据采集系统的设计与实现

摘要

在变压器等电压较高的电气设备的绝缘层中会发生局部放电现象，局部放电会导致导体间的绝缘层局部发生短接，对绝缘层的绝缘性能产生影响。轻微的局部放电对绝缘层的绝缘性能影响较小，不会造成绝缘强度的明显下降，但对于强烈的局部放电，绝缘层的绝缘强度很快下降，这会影响设备的安全运行。
　　局部放电是影响变压器稳定性的重要因素，本文基于变压器局部放电信号检测的需要，设计了一种高速数据采集系统，实现局部放电信号的AD采样变换和实时传输，使上位机能够实时接收这些采样数据。
　　本系统分为采样模块和PCIe接口模块两部分，采用XC7K325T FPGA作为系统的控制和处理核心。采样模块将输入的模拟信号进行模数转换后发送给FPGA，在FPGA内部进行串并转换后由FIFO缓存；PCIe接口模块负责将FIFO中的数据组包，并在PCIe用户逻辑的控制下经4-lane PCIe接口传输给上位机。
　　论文重点设计了ADC配置逻辑、串行LVDS接口逻辑和PCIe接口逻辑。ADC配置逻辑实现ADC工作模式的配置；串行 LVDS接口逻辑包括位时钟对齐逻辑、框架同步时钟匹配逻辑和串并转换逻辑三部分，实现串行 LVDS信号在FPGA内部的正确接收和串并转换；PCIe接口逻辑包括寄存器控制逻辑、发送引擎和接收引擎，实现上位机控制命令的下传和采样数据的上传。
　　通过仿真和调试，采样模块的8个通道能以100MSPS采样速率对信号进行采样，FPGA能正确接收到采样数据，4-lane PCIe接口传输速率为1500M/S，能将采样数据实时传输给上位机。

目录

声明

1 绪论

1.1 研究背景及意义

1.2 研究现状

1.3 本文主要工作

2 数据采集系统组成和性能指标

2.1 需求分析

2.2 系统组成及结构

2.3 本章小结

3 系统采样模块设计

3.1 ADS6425基本特性

3.2 输入信号处理电路设计

3.3 ADS6425工作模式的配置

3.4 串行LVDS接口逻辑设计

3.5 本章小结

4 PCIe接口设计

4.1 PCIe体系结构和IP核

4.2 PCIe IP核的配置

4.3 用户逻辑设计

4.4 本章小结

5 系统仿真与调试

5.1 采样模块的仿真

5.2 PCIe模块的仿真

5.3 系统调试

5.4 本章小结

6 总结与展望

参考文献

致谢