基于FPGA的扩跳频信号发送系统的研究与实现

摘要

随着军队信息化建设的浪潮,我军装备了大量的数字化扩跳频电台,这些电台为我军在信息化战场上的保密通信提供了保障。为满足部队开展基层级技术状态检查、中继级巡修和基地级应急抢修时对扩跳频电台进行快速检测的需求,需要一种便携性好、性能可靠、使用方便和集成化的扩跳频信号源,为电台测试提供激励信号。
　　依据某机载扩跳频体制电台的测试指标要求,本文提出了一种基于FPGA的扩跳频发送系统实现方案。在介绍扩跳频系统的基本原理和数学模型的基础上,给出了其发送系统的实现框图。对发送系统中的关键技术进行了研究,利用辅助工具分析了发送系统各个关键模块的原理和性能。其中重点研究了宽间隔跳频序列生成算法,针对传统对偶频带法存在频点间距范围的限制和遗漏满足宽间隔的频率对的问题,对对偶频带法的处理思路进行了改进,提出了一种改进的对偶频带法。使用Matlab软件进行了实例仿真验证,验证结果表明改进算法提升了宽间隔跳频序列的抗干扰性能。
　　在硬件方面确定了扩跳频发送系统的硬件实现结构,并依据系统的基带系统在FPGA层次设计上将系统划分为几个重要的模块;涉及到的主要模块有卷积编码模块、交织编码模块、数据π/4-DQPSK调制模块、跳频序列生成模块和AD9915控制等模块。利用QuartusⅡ软件开发工具设计、编程、调试和验证了系统的各个模块,并利用第三方仿真软件Modelsim观察了其中重要模块的正弦信号输出仿真图,完成了发送系统的整体软件设计。最后完成了扩跳频发送系统的硬件电路设计,完成扩跳频发送系统的PCB板制作和验证。

目录

声明

摘要

1 绪论

1．1 课题背景及意义

1．2 国内外研究现状

1．3 研究内容及论文结构

2 扩跳频系统相关理论和FPGA设计流程

2．1 扩跳频系统基本原理

2．2 扩跳频系统

2．3 伪随机序列

2．4 扩跳频系统的关键技术

2．5 FPGA设计流程

2．6 本章小结

3 扩跳频发送系统关键技术建模研究分析

3．1 信道编码

3．2 数字π／4-DQPSK调制技术

3．2．1 调制原理

3．2．2 成型FIR滤波器

3．3 宽间隔跳频序列的研究

3．3．1 跳频序列的理论限制

3．3．2 传统的宽间隔跳频序列构造方法

3．3．3 改进对偶频带法

3．3．4 汉明相关性能对比

3．4 跳频同步

3．4．1 跳频同步的内容

3．4．2 同步过程

3．5 频率合成技术

3．6 本章小结

4 扩跳频发送系统的软件实现

4．1 系统总体设计

4．2 纠错编码模块

4．2．1 卷积编码的实现

4．2．2 交织编码

4．3 数字π／4-QPSK调制模块

4．3．1 串并转换

4．3．2 差分编码映射

4．3．3 成型滤波器

4．3．4 数控振荡器NCO

4．3．5 正交调制

4．4 跳频图案的实现

4．5 AD9915控制

4．5．1 AD9915寄存器配置

4．5．2 AD9915的FPGA控制

4．6 同步帧结构

4．7 本章小结

5 扩跳频发送系统硬件电路及测试

5．1 扩跳频发送系统整体硬件架构

5．2 FPGA电路设计

5．2．1 FPGA芯片介绍

5．2．2 FPGA芯片配置

5．2．3 FPGA时钟电路

5．3 D／A电路设计

5．3．1 芯片介绍

5．3．2 HI5741电路图

5．4 DDS电路设计

5．4．1 芯片介绍

5．4．2 低相噪时钟源电路

5．5 系统电源电路

5．6 PCB板测试

5．7 本章小结

6 总结与展望

参考文献

附录

个人简历及研究生期间发表论文

致谢