RFID智能卡芯片微控制器设计与实现

摘要

本课题研究一种基于ISO14443 Type A协议的RFID智能卡芯片微控制器，该微控制器全面兼容MCS-51系列指令集，同时拥有比标准8051更高的指令执行效率和更低的系统运行功耗。本课题提出了一系列优化设计方法来提高微控制器性能，同时尽可能降低成本和功耗，主要包括：采用功能模块复用方法，优化微控制器系统结构以降低芯片面积和实现成本；设计全新的高效总线时序，提高微控制器的指令执行效率；采用门控时钟技术来降低系统运行功耗；提出基于双总线外设扩展方案，增强微控制器扩展能力。
　　 本设计采用自顶向下的数字系统设计方法，对微控制器各个模块逐层细化，在QuartusⅡ集成开发环境下通过Verilog HDL语言完成算术逻辑单元、程序计数器、特殊功能寄存器、译码控制器、定时计数器、中断等模块的设计，通过Modelsim进行模块仿真和系统仿真，仿真通过后将整个设计在Altera公司的FPGA器件上进行综合，布局布线和物理验证。经FPGA物理验证成功之后，将该微控制器核成功应用在新一代RFID智能卡芯片中。并交予后端设计组采用SMIC0.18um EEPROM工艺对整个设计进行综合、时序仿真和版图设计，并最终成功实现流片，芯片测试结果达到预期效果。
　　 本课题依托2009年国家自然科学基金重点项目、广州市花都区产学研重点项目，其研究成果将为RFID标签芯片核心技术的突破和新一代物联网的建设提供理论支撑和技术保证。

目录

文摘

英文文摘

声明

第1章 绪论

1.1 研究背景及意义

1.2 论文课题的研究工作

1.3 论文结构安排

第2章 RFID智能卡及SOC概述

2.1 RFID技术及其系统组成

2.2 智能卡概述

2.3 SOC设计方法

2.4 SOC软/硬件协同验证

2.5 小结

第3章 MCU体系结构设计

3.1 MCU体系结构

3.2 系统架构及模块划分

3.3 MCU指令集

3.4 MCU技术参数

3.5 小结

第4章 MCU功能模块设计

4.1 算术逻辑单元(ALU模块)

4.2 译码控制单元(Decoder模块)

4.3 状态发生器(State模块)

4.4 特殊功能寄存器(Sfr模块)

4.5 取指令单元(Fetch模块)

4.6 程序计数器(PC模块)

4.7 中断控制器(Int模块)

4.8 定时计数器(Timer模块)

4.9 小结

第5章 MCU扩展设计

5.1 存储器扩展

5.2 双总线外设扩展方案

5.3 安全处理模块扩展

5.4 基于门控时钟的低功耗设计

5.5 小结

第6章 系统验证与实现

6.1 集成电路验证方法

6.2 功能仿真

6.3 FPGA原型验证

6.4 物理综合和版图设计

6.5 时序仿真

6.6 芯片流片与测试

6.7 小结

第7章 总结与展望

7.1 工作总结

7.2 后续工作展望

参考文献

攻读硕士学位期间取得的成果

附表一：微控制器指令集

致谢