基于FPGA的硬件木马检测

摘要

当前，集成电路芯片已经渗透到现代科技的各个领域，对科技发展起着越来越大的推动作用，与此同时，针对芯片的攻击行为也越来越普遍。例如，芯片的设计与制造过程相分离这一趋势，导致芯片在外包制造过程中存在风险，部分不可信制造商可能更改芯片的原始设计，嵌入所谓的“硬件木马”电路，并在特定的触发激活条件下实现破坏性功能或泄漏芯片内部秘密信息，由于针对芯片硬件设计的木马攻击能够影响大量的器件并且检测困难，因此“硬件木马”被认为是对所有安全模型的一个重大威胁。
　　 本文首先介绍了硬件木马的概念及其基本原理以及国内外发展现状;接着按照一定的分类标准，详细说明了硬件木马的分类;然后探究了硬件木马的植入方式;最后重点介绍了硬件木马的检测方法。
　　 本论文完成的研究工作主要包括:
　　 1.完成了硬件木马检测平台的设计，包括总体设计、硬件部分的设计及软件部分的设计。该平台由三部分构成:PC上位机、示波器和以FPGA芯片为核心的PCB检测板。检测平台软件部分即Verilog语言描述的逻辑设计。
　　 2.在检测平台的FPGA芯片中设计并实现了AES加密的目标电路和一种电磁泄露型硬件木马。使用Verilog HDL语言实现了原始AES的加密算法电路，通过串口输入128位的明文和密钥，输出128位密文。查看输出128位的密文就可以判断AES电路是否正确。在AES原始电路中植入硬件木马，128位密钥能够被木马通过电磁泄漏出去，在一定的距离内，普通收音机能接受到128位的密钥信息。因此我们可以得到结论:设计的电磁泄漏型木马隐蔽而且成功的窃取了秘密信息。
　　 3.基于LabVIEW开发了自动测试平台。该平台主要能自动发送并接受明文、密钥和密文，将FPGA芯片的功耗数据自动采集并保存到excel中。该自动测试平台能减少实验中的人为干扰和失误、提高实验效率。
　　 4.研究了基于多参数的硬件木马检测方法，并在检测平台上开展了硬件木马检测实验。该检测方法将芯片供电电流与晶体管的工作频率相关联，利用两者之间的联系来辅助硬件木马的检测。
　　 硬件木马检测实验的结果表明:本文实现的电磁泄漏型硬件木马约占整体逻辑部件面积的2.6％，具有较好的隐蔽性，而且可以将AES加密电路的128位密钥通过电磁发射成功泄漏出去;利用基于多参数的硬件木马检测方法可以将该硬件木马成功检测出来，检测分辨率可达到10-2，从而可以把含有木马的芯片成功地分离出来。

目录

摘要

第一章 绪论

1．1 研究背景

1．2 硬件木马的定义

1．3 研究现状

1．4 论文主要内容及组织结构

第二章 硬件木马及其检测技术

2．1 硬件木马

2．1．1 木马的植入

2．1．2 硬件木马的分类

2．2 硬件木马的检测

2．2．1 物理检测

2．2．2 功能检测

2．2．3 基于BIST技术

2．2．4 旁路分析技术

2．3 本章小结

第三章 基于FPGA的硬件木马检测平台的设计

3．1 平台总体设计

3．1．1 检测平台的系统设计

3．1．2 检测平台的硬件层设计

3．2 子板功能设计

3．2．1 FPGA及管脚描述

3．2．2 外时钟电路

3．2．3 子板的电源模块

3．2．4 子板的I/O接口

3．2．5 子板的配置模块及配置接口

3．3 母板功能设计

3．3．1 JTAG配置模块

3．3．2 RS232接口电路

3．3．3 配置选项设计

3．3．4 配置功能及相关管脚总结

3．3．5 电源管理模块

3．4 PCB版图的设计

3．4．1 PCB检测板原理图设计

3．4．2 元器件选型

3．4．3 PCB检测板版图设计

3．5 检测平台的软件层设计

3．5．1 整体结构

3．5．2 AES加密模块

3．5．3 硬件木马模块

3．5．4 环形振荡器

3．6 电路综合结果及实验平台实物

3．7 本章小结

第四章 自动测试平台的搭建

4．1 LabVIEW说明

4．2 实验数据的发送，系统前面板设计

4．3 实验数据的自动采集

4．4 本章小结

第五章 硬件木马检测实验

5．1 基于多参数的硬件木马检测方法

5．2 测试结果及分析

5．3 本章小结

总结

参考文献

攻读学位期间发表的论文

声明

致谢

附录