首页> 中文学位 >SM3密码杂凑算法在物联网安全芯片设计中的硬件实现及优化
【6h】

SM3密码杂凑算法在物联网安全芯片设计中的硬件实现及优化

代理获取

目录

符号

第一章 绪论

1.1课题背景

1.2课题来源

1.3国内外研究现状

1.4本研究课题的主要研究内容

第二章 杂凑函数

2.1杂凑函数简述

2.2杂凑函数定义及性质

2.3杂凑函数原理

2.4本章小结

第三章 SM3密码杂凑算法

3.1 SM3密码杂凑算法简述

3.2常量与函数

3.3 SM3密码杂凑算法原理

3.4本章小结

第四章 SM3密码杂凑算法优化及实现

4.1 SM3密码算法优化方案简述

4.2 SM3密码杂凑算法优化原理

4.3 SM3密码杂凑算法优化实现

4.4 本章小结

第五章 SM3密码杂凑算法仿真验证分析

5.1仿真工具介绍

5.2仿真结果分析

5.3本章小结

结论

参考文献

攻读学位期间发表的论文及获奖

声明

致谢

展开▼

摘要

随着物联网(IOT,Internet of Things)产业的快速发展,物联网产品成为当今社会主流的产品之一,已经与人类世界生活息息相关,信息安全技术在物联网产品中也越来越被重视。保护物联网安全的核心技术-密码技术也越发凸显其重要性。从古至今密码技术一直都在广泛的被使用,随着计算机和网络通信技术的快速发展,越来越多的信息需要受到严格的保密,密码学也逐渐的走进了公众的日常生活。二十世纪七十年代末,杂凑函数被引入密码学,它在数据完整性、构造数字签名和认证方案等方面不可或缺。密码学一直以来都是业界的重要研究课题,并且在复杂度和安全性能上也不断在革新和提高。SM3密码杂凑算法是我国国家密码局2010年公布的用于商业的密码杂凑标准。基于SM3密码杂凑算法的优化设计,可以极大的提高其运算效率。
  本文研究来源于某微电子公司的研究项目,本文主要阐述了SM3密码杂凑算法在物联网安全芯片设计中的硬件实现及优化。具体研究内容如下:
  首先是SM3密码杂凑算法的优化方法介绍。根据现有的国密 SM3密码杂凑算法技术和现有研究基础,本文针对SM3密码算法运行过程中运行效率和设计成本问题,通过减少变量字在迭代过程中关键路径的串行加法运算的数量提高SM3密码算法的运行速度,和减少在迭代压缩过程中使用的不必要存储单元减少SM3密码算法的软硬件成本,两种方法相结合达到优化SM3密码杂凑算法的目的。
  其次是 SM3密码杂凑算法优化代码介绍。本文使用 C语言仿真工具VS2012(Microsoft Visual Studio)验证硬件描述语言Verilog代码的正确性,通过输入多组不同长度的消息,得到最后的杂凑结果进行比较。此外文章还通过IC设计仿真工具VCS(Verilog Compiled Simulator)对SM3密码算法的运算时间和算法规模进行对比验证,并实现验证目标。
  最后总结了SM3密码算法优化结论。关键路径串行加法运算数量的减少和存储单元数量的减少,显著提高了SM3密码杂凑算法的运算速度,并可以降低算法运算规模,减少SM3杂凑算法实现的软硬件成本,为安全芯片设计的后续工作打下了坚实的基础。

著录项

相似文献

  • 中文文献
  • 外文文献
  • 专利
代理获取

客服邮箱:kefu@zhangqiaokeyan.com

京公网安备:11010802029741号 ICP备案号:京ICP备15016152号-6 六维联合信息科技 (北京) 有限公司©版权所有
  • 客服微信

  • 服务号