基于即时数字滤波器的高精度∑-△ADC设计研究

摘要

∑-ΔADC采用过采样和噪声整形技术大大提高了信噪比，广泛应用于高精度数据转换领域，正在朝着高精度、低成本、低功耗的方向发展，其中的关键模块是影响整个芯片性能的主要因素。因此研究高阶∑-Δ调制器的稳定性，优化高阶数字滤波器面积，并实现快速输出有效转换数据的即时数字滤波器具有现实意义。
　　论文在深入研究∑-ΔADC基本架构及其原理的基础上，首先从提高信噪比的角度介绍了∑-Δ调制器的低高阶实现电路，并采用根轨迹法对其稳定性进行了分析。然后介绍了数字滤波器的两种常用实现结构Hogenauer CIC和Multirate，分别对它们的面积和功耗进行了分析比较，并研究高精度低速∑-Δ ADC芯片的模拟电路和数字电路的功耗比重，来选择具有面积优势的Hogenauer CIC结构，最后对其进行了面积优化。接着根据应用场合对于建立时间和精度的不同需求，介绍了采用零延迟技术实现即时数字滤波器的两个方法，包括高低阶组合方法和高低速组合方法。最后介绍了两个四阶即时数字滤波器的硬件实现，包括电路设计和FPGA验证。
　　论文工作的主要成果体现在以下几个方面:
　　(1)采用根轨迹法分析一位单环∑-Δ调制器开环传递函数的零极点分布和稳定性，并通过Simulink进行数字建模，分析验证了根轨迹法研究∑-Δ调制器稳定性的可行性。
　　(2)通过对传统Hogenauer CIC结构进行面积优化，包括优化微分器部分的延时单元和优化最后一级输出数据位宽，相比传统Hogenauer CIC结构，面积减少了16％。
　　(3)采用高低阶组合方法和高低速组合方法实现即时数字滤波器，相比传统的四阶数字滤波器，建立时间分别从4个数据输出周期提高到2个数据输出周期和1个数据输出周期。
　　另外，本文使用模拟∑-Δ调制器的输出位流信号作为数字滤波器的信号源，将所设计的数字滤波器下载至Altera开发板进行板级测试。

目录

声明

摘要

第一章 绪论

1．1 研究背景

1．2 相关技术发展现状

1．3 关键技术及其研究现状

1．3．1 ∑-△调制器技术

1．3．2 数字滤波技术

1．3．3 零延迟技术

1．4 论文工作和章节安排

1．4．1 论文工作

1．4．2 章节安排

第二章 ∑-△ADC架构与工作原理

2．1 ∑-△ADC工作原理

2．1．1 ∑-△ADC的架构

2．1．2 ∑-△调制器工作原理

2．1．3 量化误差

2．1．4 过采样技术

2．1．5 噪声整形技术

2．2 数字滤波器工作原理

2．3 即时数字滤波器

2．4 本章小结

第三章 ∑-△调制器设计

3．1 ∑-△调制器实现

3．1．1 一阶∑-△调制器

3．1．2 二阶∑-△调制器

3．1．3 高阶∑-△调制器

3．2 ∑-△调制器稳定性

3．2．1 量化器的可变增益模型

3．2．2 一阶∑-△调制器稳定性分析

3．2．3 二阶∑-△调制器稳定性分析

3．2．4 高阶∑-△调制器稳定性分析

3．3 电路仿真与结果分析

3．4 本章小结

第四章 级联积分梳状滤波器设计

4．1 置换原则

4．2 滤波器字长问题

4．3 Hogenauer CIC

4．3．1 Hogenauer CIC结构

4．3．2 Hogenauer CIC面积

4．3．3 Hogenauer CIC功耗

4．4 Multirate

4．4．1 Multirate结构

4．4．2 Multirate面积

4．4．3 Multirate功耗

4．5 Hogenauer CIC和Multirate比较

4．5．1 面积比较

4．5．2 功耗比较

4．6 Hogenauer CIC面积优化

4．6．1 高精度低速∑-△ADC应用说明

4．6．2 Hogenaure CIC面积优化

4．7 电路仿真与结果分析

4．8 本章小结

第五章 零延迟技术的实现

5．1 数字滤波器建立时间

5．2 高低阶组合方法

5．2．1 高阶和低阶数字滤波器的特点

5．2．2 高低阶实现结构

5．3 高低速组合方法

5．3．1 高速和低速数字滤波器的特点

5．3．2 高低速实现结构

5．4 电路仿真与结果分析

5．4．1 高低阶组合方法

5．4．2 高低速组合方法

5．5 本章小结

第六章 系统板级设计实现和测试验证

6．1 即时数字滤波器的设计

6．2 即时数字滤波器的验证

6．2．1 系统板级验证平台

6．2．2 各数字滤波器精度

6．2．3 高低阶组合方法

6．2．4 高低速组合方法

6．3 本章小结

第七章 总结与展望

7．1 工作总结

7．2 工作展望

参考文献

硕士期间取得的成果

致谢