TD-LTE系统中PUSCH均衡与信道译码的研究与实现

摘要

移动通信行业在最近几十年中从无到有并发展壮大，取得了令世人瞩目的成就。从二十世纪七十年代后期蜂窝移动通信系统的出现到前几年3G标准的确立和第三代移动通信系统的正式商用，这张无形的通信之网已将全球50多亿用户紧紧地联系在一起。尤其是2004年底启动的长期演进项目更是吸引了业界、学术界和消费者前所未有的关注。基于国家重大科技专项“TD-LTE无线综合测试仪表的开发”，本文将重点研究TD-LTE系统上行共享信道的均衡和信道译码技术，在仿真的基础上完成基于硬件平台的实现，并在此基础上简化并实现了一种Turbo码交织算法。
　　 本文首先简单介绍了TD-LTE系统的关键技术，物理层结构和PUSCH信道接收端的信号处理流程，接着着重介绍了该信道的均衡和信道译码技术。并通过Matlab仿真和性能分析对比选定了适合本项目的硬件实现方案。无线信道中的多径效应和其他形式的干扰会引起码间干扰，而能消除这种干扰的均衡技术可以通过迫零(ZF)算法、最小均方误差(MMSE)算法、最小二乘(LS)算法、频域自适应算法以及近些年随着对Turbo码研究深入而兴起的Turbo均衡算法等几种算法来实现。同时，为消除码元在信道中传输而造成的差错，信道译码技术可以通过在发送端插入一些冗余码元来提高信道传输性能，LTE传输信道采用的Turbo码是一种能接近香农限的优良码字。常见的Turbo码译码算法有基于最大后验率的MAP算法，简化的MAP算法以及软输出维特比译码算法。在综合考虑计算复杂度，性能和信道条件的基础上，本文选定了迫零(ZF)均衡算法和Log-MAP译码算法作为本项目的硬件实现方案。
　　 基于TI公司TMS320C6455 DSP芯片和Xilinx公司XC5VSX95T FPGA芯片组成的物理层开发平台，本文完成了对PUSCH信道的均衡和信道译码的模块化描述，在顺利完成仿真和板级调试的基础上正确、高效地实现了信道均衡算法和信道译码算法，并最终完成了PUSCH信道部分链路的级联和调试。此外，本文还简化了Turbo码的交织算法，并完成了基于FPGA的仿真与资源评估。实现结果显示:本文所采取的实现方案准确且高效，且可以极大地减少硬件资源的消耗。此FPGA&DSP协同工作的物理层开发方案已被应用在“TD-LTE无线综测仪表的开发”中，且对其他的信道和通信系统也具有一定的参考价值。

目录

声明

摘要

缩略表

第一章 绪论

1．1 LTE技术的发展历史与现状

1．2 FPGA的发展历史与现状

1．3 论文的研究背景和重点

1．4 本文工作安排与论文组织结构

第二章 LTE系统与PUSCH信道简介

2．1 LTE系统简介

2．2 LTE系统物理层的技术特征

2．3 LTE系统关键技术介绍

2．3．1 OFDMA技术

2．3．2 SC-FDMA技术

2．3．3 MIMO技术

2．4 PUSCH信道的接收端数据处理流程

2．4．1 解基带信号

2．4．2 信道估计和信道均衡

2．4．3 解资源映射和解预编码

2．4．4 信道译码

2．5 本章小结

第三章 上行共享信道接收端频域均衡的研究与实现

3．1 频域均衡技术的数学模型及原理介绍

3．2 常见的均衡技术介绍

3．2．1 线性均衡(LE)

3．2．2 判决负反馈均衡算法

3．3 频域均衡系统的算法仿真

3．3．1 单载波频域均衡仿真系统框图

3．3．2 三种信道条件下频域均衡仿真

3．4 基于ModelSim的时序仿真和基于ISE的实现

3．4．1 单载波频域均衡系统框图

3．4．2 重要的功能单元

3．4．3 单载波频域均衡实现结果与分析

3．5 本章小结

第四章 PUSCH信道译码技术的研究与基于FPGA的实现

4．1 上行共享信道信道译码技术简介

4．1．1 传输信道用到的咬尾卷积码简介

4．1．2 Turbo码

4．2 几种常见的Turbo译码算法介绍

4．2．1 基于最大后验概率(MAP)的译码算法

4．2．2 改进的MAP算法

4．2．3 SOVA算法

4．3 几种译码算法的性能仿真与对比

4．3．1 译码算法仿真框图

4．3．2 不同算法、码块长度、迭代次数对译码性能的影响

4．4 基于Modelsim软件的时序仿真与基于ISE的实现

4．4．1 3GPP LTE Turbo译码核简介

4．4．2 基于FPGA的Turbo译码仿真与实现

4．5 Turbo码交织器的简化与基于FPGA的实现

4．6 本章小结

第五章 综测仪物理层开发平台介绍与PUSCH链路集成

5．1 PUSCH物理层开发系统结构

5．2 主要芯片简介

5．2．1 DSP芯片简介

5．2．2 FPGA芯片简介

5．3 重要模块和数据交互接口简介

5．3．1 时钟系统

5．3．2 多通道缓冲串行端口(McBSP)

5．3．3 外部存储接口(EMIF)

5．4 结果分析与优化

5．5 本章小结

第六章 总结与展望

6．1 论文工作总结

6．2 未来工作展望

致谢

参考文献

附录