National Technical University of Athens School of Electrical and Computer Engineering Microprocessors and Digital Systems Laboratory Heroon Polytechniou 9 GR-15780 Zografou Athens Greece;
机译:FPGA中多核架构的基于BRAM的功能重用
机译:异构多核处理器的设计方法,具有并行化多核模拟器和基于公共寄存器文件指令集扩展架构的组合
机译:一种规范基于FPGA的高性能DAQ和使用OpenCL处理系统的方法的方法
机译:一种有效地使用OpenCL,ESL和FPGA在多核架构中的方法
机译:带有OpenCL的SoC-FPGA上的高效硬件加速
机译:在多基因比对和多核架构上的系统发育似然函数的高效计算
机译:Systolic-CNN:用于在云/边缘计算中加速卷积神经网络推断的OpenCL定义可伸缩的运行时柔性FPGA加速器架构
机译:spaceCubeX:评估混合多核CpU FpGa Dsp架构的框架。