Dipartimento di Automatica e Informatica, Politecnico di Torino 10129 Torino, Italy;
FPGA; fault tolerance; single event upset; timing-driven placement; triple nodular redundancy;
机译:基于SRAM的FPGA上可靠电路的新时序驱动布局算法
机译:重离子微束故障注入到基于SRAM的密码电路的FPGA实现中
机译:基于SRAM的FPGA上映射的电路的恢复时间和容错能力的提高
机译:基于SRAM的FPGA实现的故障耐受电路的定时驱动放置
机译:基于集群的架构,时序驱动打包和FPGA时序驱动布局
机译:多设备开路故障下基于降阶最优控制策略的ANPC三电平逆变器容错控制
机译:基于sram的fpgas可调谐容错电路的设计,用于安全关键应用