Xi’an Jiaotong University School of Mcroelectronics Xi'an China 710049;
UC TECH IP Co. Ltd. Shenzhen China 518057;
Airforce Engineering University Xi'an China 710077;
Buffer storage; Convolution; Hardware; Field programmable gate arrays; Computer architecture; Object detection; Registers;
机译:使用具有硬件加速器的嵌入式系统的实时Apple检测系统:Edge AI应用程序
机译:提供移动流量分析即服务:基于服务的基础结构设计,可提供基于硬件加速器的高精度流量分类器
机译:将GPCE原理用于硬件系统和加速器:(弥合硬件设计的空白)
机译:基于RISC-V的硬件加速器专为YOLO对象检测系统设计
机译:基于FPGA的硬件加速器设计,用于改善片上系统应用程序的性能。
机译:基于分形特征的跌倒检测系统软硬件协同设计
机译:基于RISC-V虚拟平台的卷积神经网络加速器,在SystemC中实现