机译:340 mV–1.1 V,289 Gbps / W,2090门NanoAES硬件加速器,具有在22 nm Tri-Gate CMOS中进行面积优化的加密/解密GF(2 4)2多项式
机译:区域优化准确和近似的Softcore签名乘法器架构
机译:基于FPGA的加速器家族,用于近似字符串匹配
机译:基于FPGA的硬件加速器的区域优化的低延迟近似乘法器
机译:基于FPGA的数字图像相关引擎的硬件加速器
机译:基于FPGA的加速器家族用于近似字符串匹配
机译:基于高吞吐量FPGA的硬件加速器,用于使用高级合成放气的压缩和减压