application specific integrated circuits; Boolean functions; convolutional neural nets; DRAM chips; electronic engineering computing; formal logic; memory architecture; parallel processing; power aware computing; reconfigurable architectures;
机译:处理基于DRAM的FPGA加速器网格格式实际图表,具有特定于应用的缓存机制
机译:DRAF:一种基于低功耗DRAM的可重配置加速结构
机译:Multi-DataFlow Composer工具:用于优化的粗粒可重新配置硬件加速器和平台设计的开源工具套件
机译:DRISA:基于DRAM的可重构原位加速器
机译:混合的部分可重新配置的叠加层,可在FPGA上即时组装定制加速器。
机译:可重新配置的混合接口用于分子标记物诊断和原位报告
机译:基于自适应粗粒可重构阵列和处理器软件的软件无线电加速器的设计与实现