机译:基于硅通孔的三维片上三维系统中嵌入式内核的测试包装优化
机译:针对基于TSV的三维SoC重新配置测试架构的优化
机译:SOC测试架构优化,用于测试核心-外部互连上的嵌入式核心和信号完整性故障
机译:基于TSV的三维SOC中嵌入式内核的测试包装器优化
机译:一个有效的设计空间探索框架,用于优化省电的异构多核多线程嵌入式处理器体系结构。
机译:SOCS1和SOCS3被丙型肝炎病毒核心/ gC1qR连接靶向以抑制T细胞功能
机译:用于检测SoC核心与外部互连上的信号完整性故障的测试器设计