NoC testing; interconnect BIST; SoC; boundary scan; true/compliment code;
机译:LI-BIST:一种用于SoC逻辑内核和互连的低成本自测方案
机译:减少用于SoC存储器内置自检的每块有效管芯的面积
机译:基于K〜(攻击者)故障的贯通硅通孔互连内置自检和诊断
机译:SoC互连的新型内置自测方案
机译:内置的自检功能可通过边界扫描进行互连故障。
机译:具有数字内置自检功能的MEMS加速度计的ΣΔ闭环接口
机译:LI-BIsT:soC逻辑内核和互连的低成本自测试方案