Transient analysis; Logic gates; Inverters; Integrated circuit modeling; Circuit faults; Pipelines; Load modeling;
机译:具有故障诊断能力的容错组合电路-掩蔽和检测门电路之间任何一条连接的损耗
机译:温度和电源电压对40nm时序电路中SEU和SET引起的误差的影响
机译:65 nm以下双V_t脚多米诺骨牌电路的漏电流特性分析和优化
机译:电压和温度变化对Sub-65nm组合逻辑电路的电屏蔽能力的影响
机译:关于组合逻辑电路综合的经验遗传算法参数调整。
机译:为低压可穿戴传感器应用而优化的超薄印刷有机TFT CMOS逻辑电路的制造
机译:使用精确电屏蔽模型的组合逻辑的软错误率分析
机译:环境温度变化对酒精单独及与其他药物联合作用的影响研究