Registers; Context; Routing; Multiplexing; Computer architecture; Hardware; Clocks;
机译:PDES-A:在FPGA上实现的并行离散事件仿真的加速器
机译:PDES-A:在FPGA上实现的并行离散事件仿真的加速器
机译:适用于电脑视觉和图像处理算法的最近硬件加速器(DSP,FPGA和GPU)的适用性
机译:在FPGA上实现的基于CGRA的加速器的最佳处理器界面
机译:基于FPGA的加速器的最佳设计空间探索:以一维FDTD为例。
机译:基于FPGA的电子皮肤实现实时数字信号处理
机译:用于实时视频处理的基于FPGA的软件/硬件协同设计:使用Xilinx Virtex II Pro FPGA的视频接口软件和对比度增强硬件协同设计实现