擬似白銀比重み付け逐次比較近似AD変換器の検討

摘要

本論文では逐次比較近似AD変換器の冗長設計について考察し、内部DA変換器の出力不完全整定の考え方に基づいて、擬似的な白銀比を利用する手法を提案した。擬似白銀比手法を利用すると、2種類のクロック周期を利用するのみで整定時間の大幅な短縮を実現することができ、3種類(2種類で実現可能)のクロック周期を利用する条件では最短の整定時間となる。また擬似白銀比手法の重み付け方法は、逐次比較レジスタを簡単に設計できるという特性があり、特に全加算器のみで構成できるェンコーダを利用すれば大幅な回路構成の変更が不要である。2種類のクロック周期と全加算器、配線変更した逐次比較レジスタを準備すれば実現でき、高速変換を可能とする本手法は他手法に対して大きな優位性を保持すると言える。